このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018207856) パワー半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/207856 国際出願番号: PCT/JP2018/018053
国際公開日: 15.11.2018 国際出願日: 10.05.2018
IPC:
H01L 23/14 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
14
材料またはその電気特性に特徴のあるもの
出願人:
ローム株式会社 ROHM CO., LTD. [JP/JP]; 京都府京都市右京区西院溝崎町21番地 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585, JP
発明者:
大塚 拓一 OTSUKA Takukazu; JP
岩橋 清太 IWAHASHI Seita; JP
畑野 舞子 HATANO Maiko; JP
渡邊 龍太 WATANABE Ryuta; JP
吉原 克彦 YOSHIHARA Katsuhiko; JP
代理人:
三好 秀和 MIYOSHI Hidekazu; JP
寺山 啓進 TERAYAMA Keishin; JP
優先権情報:
2017-09394110.05.2017JP
2017-10644530.05.2017JP
2017-11243307.06.2017JP
発明の名称: (EN) POWER SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE PRODUCTION
(JA) パワー半導体装置およびその製造方法
要約:
(EN) This power semiconductor device (1) is provided with: a plate-like first thick copper layer (14); an insulating sheet layer (16) which is arranged on the first thick copper layer (14); a second thick copper layer (18A) which is arranged on the insulating sheet layer (16), while being formed into a pattern; a conductive bonding layer (20) which is arranged on the second thick copper layer (18A); and a semiconductor power device (22) which is arranged on the bonding layer (20). The semiconductor power device (22) is bonded to the bonding layer (20); and the Vickers hardness of the second thick copper layer (18A) is smaller than the Vickers hardness of the first thick copper layer (14), while being 50 or less. Consequently, the present invention provides a power semiconductor device which is able to have improved bonding reliability without causing an increase in the thermal resistance.
(FR) L'invention concerne un dispositif à semi-conducteur de puissance comprenant : une première couche de cuivre épaisse de type plaque (14); une couche de feuille isolante (16) qui est disposée sur la première couche de cuivre épaisse (14); une seconde couche de cuivre épaisse (18A) qui est disposée sur la couche de feuille isolante (16), tout en étant formée en un motif; une couche de liaison conductrice (20) qui est disposée sur la seconde couche de cuivre épaisse (18A); et un dispositif à semi-conducteur de puissance (22) qui est disposé sur la couche de liaison (20). Le dispositif à semi-conducteur de puissance (22) est lié à la couche de liaison (20); et la dureté Vickers de la seconde couche de cuivre épaisse (18A) est inférieure à la dureté Vickers de la première couche de cuivre épaisse (14), tout en étant inférieure ou égale à 50. Par conséquent, la présente invention concerne un dispositif à semi-conducteur de puissance qui peut avoir une fiabilité de liaison améliorée sans provoquer une augmentation de la résistance thermique.
(JA) パワー半導体装置(1)は、平板状の第1厚銅層(14)と、第1厚銅層(14)上に配置された絶縁シート層(16)と、絶縁シート層(16)上に配置され、パターン形成された第2厚銅層(18A)と、第2厚銅層(18A)上に配置された導電性の接合層(20)と、接合層(20)上に配置された半導体パワーデバイス(22)とを備え、半導体パワーデバイス(22)は、接合層(20)と接合すると共に、第2厚銅層(18A)のビッカースの硬さは、第1厚銅層(14)のビッカースの硬さよりも小さく、50以下を有する。熱抵抗を増加させることなく、接合の信頼性の向上が可能なパワー半導体装置を提供する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)