このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018207583) 半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/207583 国際出願番号: PCT/JP2018/016091
国際公開日: 15.11.2018 国際出願日: 19.04.2018
IPC:
H01L 23/00 (2006.01) ,H01L 23/28 (2006.01) ,H01L 23/50 (2006.01)
[IPC code unknown for H01L 23][IPC code unknown for H01L 23/28][IPC code unknown for H01L 23/50]
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
石田 清 ISHIDA, Kiyoshi; JP
石橋 秀則 ISHIBASHI, Hidenori; JP
木村 実人 KIMURA, Makoto; JP
代理人:
特許業務法人深見特許事務所 FUKAMI PATENT OFFICE, P.C.; 大阪府大阪市北区中之島三丁目2番4号 中之島フェスティバルタワー・ウエスト Nakanoshima Festival Tower West, 2-4, Nakanoshima 3-chome, Kita-ku, Osaka-shi, Osaka 5300005, JP
優先権情報:
2017-09319909.05.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
要約:
(EN) A semiconductor device (100) having a small mounting area and a higher use efficiency of a lead frame material as a whole is provided with a single lead frame (1), a semiconductor element (2), and a mold material (3). The semiconductor element (2) is bonded on one main surface (1a) of the lead frame (1), and the mold material (3) covers the main surface (1a) of the lead frame (1), and seals the semiconductor element (2). The lead frame (1) includes a die attach section (11), a signal terminal section (12), and a grounding terminal section (13), and the die attach section (11), signal terminal section (12), and grounding terminal section (13) are disposed directly under the mold material (3) such that the die attach section, signal terminal section, and grounding terminal section are aligned with each other in the direction along the main surface (1a). In the lead frame (1), a groove section (6) is formed by removing a part of the lead frame (1) such that the groove section penetrates the lead frame, said groove section being formed between the die attach section (11) and the grounding terminal section (13), which are adjacent to each other, and between the signal terminal section (12) and the grounding terminal section (13), which are adjacent to each other.
(FR) L'invention concerne un dispositif à semi-conducteur (100) ayant une petite zone de montage et une efficacité d'utilisation plus élevée d'un matériau de grille de connexion dans son ensemble, qui est pourvu d'une seule grille de connexion (1), d'un élément semi-conducteur (2) et d'un matériau de moule (3). L'élément semi-conducteur (2) est assemblé sur une surface principale (1a) de la grille de connexion (1), et le matériau de moule (3) recouvre la surface principale (1a) de la grille de connexion (1), et isole l'élément semi-conducteur (2). La grille de connexion (1) comprend une section de fixation de puce (11), une section de borne de signal (12) et une section de borne de mise à la terre (13), et la section de fixation de puce (11), la section de borne de signal (12) et la section de borne de mise à la terre (13) sont disposées directement sous le matériau de moule (3) de telle sorte que la section de fixation de puce, la section de borne de signal et la section de borne de mise à la terre sont alignées l'une avec l'autre dans la direction le long de la surface principale (1a). Dans la grille de connexion (1), une section de rainure (6) est formée en retirant une partie de la grille de connexion (1) de telle sorte que la section de rainure pénètre dans la grille de connexion, ladite section de rainure étant formée entre la section de fixation de puce (11) et la section de borne de mise à la terre (13), qui sont adjacentes l'une à l'autre, et entre la section de borne de signal (12) et la section de borne de mise à la terre (13), qui sont adjacentes l'une à l'autre.
(JA) 実装面積が小さく、かつリードフレーム材料全体の利用効率がより高い半導体装置(100)は、単一のリードフレーム(1)と、半導体素子(2)と、モールド材料(3)とを備えている。半導体素子(2)はリードフレーム(1)の一方の主表面(1a)上に接合され、モールド材料(3)はリードフレーム(1)の一方の主表面(1a)を覆い半導体素子(2)を封止する。リードフレーム(1)は、ダイアタッチ部(11)と、信号端子部(12)と、接地端子部(13)とを含み、ダイアタッチ部(11)、信号端子部(12)および接地端子部(13)は一方の主表面(1a)に沿う方向に並ぶようにモールド材料(3)の真下に配置される。リードフレーム(1)における互いに隣り合うダイアタッチ部(11)と接地端子部(13)との間および信号端子部(12)と接地端子部(13)との間には、リードフレーム(1)が貫通されるように除去された溝部(6)が形成されている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)