このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018207406) 半導体モジュールおよび電力変換装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/207406 国際出願番号: PCT/JP2018/000691
国際公開日: 15.11.2018 国際出願日: 12.01.2018
IPC:
H01L 25/07 (2006.01) ,H01L 25/18 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
07
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
矢野 新也 YANO, Shinya; JP
中山 靖 NAKAYAMA, Yasushi; JP
代理人:
特許業務法人深見特許事務所 FUKAMI PATENT OFFICE, P.C.; 大阪府大阪市北区中之島三丁目2番4号 中之島フェスティバルタワー・ウエスト Nakanoshima Festival Tower West, 2-4, Nakanoshima 3-chome, Kita-ku, Osaka-shi, Osaka 5300005, JP
優先権情報:
2017-09543612.05.2017JP
発明の名称: (EN) SEMICONDUCTOR MODULE AND POWER CONVERSION DEVICE
(FR) MODULE SEMI-CONDUCTEUR ET DISPOSITIF DE CONVERSION D’ÉNERGIE
(JA) 半導体モジュールおよび電力変換装置
要約:
(EN) Provided are: a semiconductor module capable of further improving an effect of cancelling parasitic inductance caused by current; and a power conversion device including the same. This semiconductor module is provided with: a first lead frame (14); a second lead frame (13), a third lead frame (16), an insulating material (31), a first semiconductor element (C1), and a second semiconductor element (C2). The first lead frame (14) is a flat plate-like wiring path to which a first potential is applied. The second lead frame (13) is a flat plate-like wiring path including an output terminal. The third lead frame (16) is a flat plate-like wiring path to which a second potential is applied. The insulating material (31) seals the first and second lead frames (14, 13) so that the first and second lead frames (14, 13) are integrated. The first semiconductor element (C1) is directly joined to the first lead frame (14) through a joining material (G1), and the second semiconductor element (C2) is directly joined to the second lead frame (13) through a joining material (G2). The first lead frame (14) and the second lead frame (13) face each other with the insulating material (31) therebetween.
(FR) La présente invention concerne : un module semi-conducteur permettant d'améliorer davantage un effet d'annulation d'une inductance parasite provoquée par un courant ; et un dispositif de conversion d'énergie comprenant ledit module. Ce module semi-conducteur est pourvu : d'une première grille de connexion (14) ; d'une deuxième grille de connexion (13), d'une troisième grille de connexion (16), d'un matériau isolant (31), d'un premier élément semi-conducteur (C1) et d'un second élément semi-conducteur (C2). La première grille de connexion (14) est un chemin de câblage de type plaque plate auquel un premier potentiel est appliqué. La deuxième grille de connexion (13) est un chemin de câblage de type plaque plate comprenant une borne de sortie. La troisième grille de connexion (16) est un chemin de câblage de type plaque plate auquel un second potentiel est appliqué. Le matériau isolant (31) scelle les première et deuxième grilles de connexion (14, 13) de telle sorte que les première et deuxième grilles de connexion (14, 13) sont intégrées. Le premier élément semi-conducteur (C1) est directement relié à la première grille de connexion (14) par l'intermédiaire d'un matériau de liaison (G1), et le second élément semi-conducteur (C2) est directement relié à la deuxième grille de connexion (13) par l'intermédiaire d'un matériau de liaison (G2). La première grille de connexion (14) et la deuxième grille de connexion (13) se font face, le matériau isolant (31) se trouvant entre elles.
(JA) 電流による寄生インダクタンスの相殺効果をいっそう高めることが可能な半導体モジュール、およびそれを含む電力変換装置を提供する。半導体モジュールは、第1のリードフレーム(14)と、第2のリードフレーム(13)と、第3のリードフレーム(16)と、絶縁材料(31)と、第1の半導体素子(C1)と、第2の半導体素子(C2)とを備えている。第1のリードフレーム(14)は第1の電位が印加される平板状の配線経路である。第2のリードフレーム(13)は出力端子を含む平板状の配線経路である。第3のリードフレーム(16)は第2の電位が印加される平板状の配線経路である。絶縁材料(31)は第1および第2のリードフレーム(14、13)を一体化するように封止する。第1の半導体素子(C1)は第1のリードフレーム(14)と接合材(G1)を介して直接接合され、第2の半導体素子(C2)は第2のリードフレーム(13)と接合材(G2)を介して直接接合される。第1のリードフレーム(14)と第2のリードフレーム(13)とは絶縁材料(31)を介して対向している。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)