このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018204487) HIGH SPEED SEMICONDUCTOR CHIP STACK
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/204487 国際出願番号: PCT/US2018/030634
国際公開日: 08.11.2018 国際出願日: 02.05.2018
IPC:
H01G 4/12 (2006.01) ,H01G 4/005 (2006.01) ,H01G 4/248 (2006.01) ,H01G 4/30 (2006.01)
H 電気
01
基本的電気素子
G
コンデンサ;電解型のコンデンサ,整流器,検波器,開閉装置,感光装置また感温装置
4
固定コンデンサ;その製造方法
002
細部
018
誘電体
06
固体誘電体
08
無機誘電体
12
セラミック誘電体
[IPC code unknown for H01G 4/05]
H 電気
01
基本的電気素子
G
コンデンサ;電解型のコンデンサ,整流器,検波器,開閉装置,感光装置また感温装置
4
固定コンデンサ;その製造方法
002
細部
228
端子部
248
コンデンサ素子を包含または取り囲む端子部,例.キャップ
H 電気
01
基本的電気素子
G
コンデンサ;電解型のコンデンサ,整流器,検波器,開閉装置,感光装置また感温装置
4
固定コンデンサ;その製造方法
30
積層型コンデンサ
出願人:
DE ROCHEMONT, L. Pierre [US/US]; US
発明者:
DE ROCHEMONT, L. Pierre; US
代理人:
GOMES, David W.; US
CHACLAS, George N.; US
CHOW, Stephen Y.; US
CLARKE, Daniel; US
COHEN, Jerry; US
COWLES, Christopher R.; US
EMMONS, Richard B.; US
FOLEY, Shawn P.; US
GOLDMAN, Gabriel; US
SORKIN, Paul D.; US
HASAN, Shahid; US
JOBSE, Bruce D.; US
LOPEZ, Orlando; US
MARAIA, Joseph M.; US
MCGRATH, Daniel; US
MOORE, Ronda P.; US
QUINN, Joseph P.; US
SCHEPPER, Marlo; US
SERIO, John C.; US
MILLS, Steven M.; US
SUSAN, Janine M.; US
優先権情報:
62/500,17702.05.2017US
62/582,18206.11.2017US
発明の名称: (EN) HIGH SPEED SEMICONDUCTOR CHIP STACK
(FR) EMPILEMENT DE PUCES SEMI-CONDUCTRICES À GRANDE VITESSE
要約:
(EN) The present invention ultra-low loss high energy density dielectric layers having femtosecond (10-15 sec) polarization response times within a chip stack assembly to extend impedance-matched electrical lengths and mitigate ringing within the chip stack to bring the operational clock speed of the stacked system closer to the intrinsic clock speed(s) of the semiconductor die bonded within chip stack.
(FR) Les couches diélectriques à haute densité d'énergie à faible perte selon la présente invention présentent des temps de réponse de polarisation de l'ordre de la femtoseconde (10-15 s) à l'intérieur d'un ensemble empilement de puces pour étendre des longueurs électriques adaptées à l'impédance et atténuer la sonnerie dans l'empilement de puces afin d'amener la vitesse d'horloge opérationnelle du système empilé à se rapprocher de la ou des vitesses d'horloge intrinsèques de la puce semi-conductrice liée à l'empilement de puces.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)