処理中

しばらくお待ちください...

設定

設定

1. WO2018198747 - 半導体装置

公開番号 WO/2018/198747
公開日 01.11.2018
国際出願番号 PCT/JP2018/014994
国際出願日 10.04.2018
IPC
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
07
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
52
容器中への半導体本体のマウント
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
H01L 25/07 (2006.01)
H01L 21/52 (2006.01)
H01L 21/60 (2006.01)
H01L 25/18 (2006.01)
CPC
H01L 21/52
H01L 2224/32225
H01L 2224/48091
H01L 2224/48227
H01L 2224/48472
H01L 2224/49111
出願人
  • 株式会社 日立パワーデバイス HITACHI POWER SEMICONDUCTOR DEVICE, LTD. [JP/JP]; 茨城県日立市大みか町五丁目2番2号 2-2, Omika-cho 5-chome, Hitachi-shi, Ibaraki 3191221, JP
発明者
  • 紺野 哲豊 KONNO Akitoyo; JP
代理人
  • 戸田 裕二 TODA Yuji; JP
優先権情報
2017-08824327.04.2017JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
Provided is a semiconductor device allowing the reliability of the junction between a power semiconductor chip and a wiring to be improved. The semiconductor device comprises: a power semiconductor chip; an insulated substrate having a circuit wiring pattern and joined to the power semiconductor chip via a first joining layer; a layered metal plate joined to a surface electrode of the power semiconductor chip via a second joining layer; a wire joined to the layered metal plate; and a heat dissipation base whereto the insulated substrate is joined. The layered metal plate is formed by layering a first metal layer, and a third metal layer, with a second metal layer sandwiched therebetween. The second metal layer is thicker than the first metal layer and the third metal layer, and has a smaller thermal expansion coefficient than those of the first metal layer and the third metal layer.
(FR)
L'invention concerne un dispositif à semi-conducteur permettant d'améliorer la fiabilité de la jonction entre une puce semi-conductrice de puissance et un câblage. Le dispositif à semi-conducteur comprend : une puce semi-conductrice de puissance; un substrat isolé ayant un motif de câblage de circuit et relié à la puce semi-conductrice de puissance par l'intermédiaire d'une première couche de jonction; une plaque métallique stratifiée jointe à une électrode de surface de la puce semi-conductrice de puissance par l'intermédiaire d'une seconde couche de jonction; un fil relié à la plaque métallique stratifiée; et une base de dissipation de chaleur sur laquelle le substrat isolé est joint. La plaque métallique stratifiée est formée par stratification d'une première couche métallique et d'une troisième couche métallique, une seconde couche métallique étant prise en sandwich entre elles. La seconde couche métallique est plus épaisse que la première couche métallique et la troisième couche métallique, et présente un coefficient de dilatation thermique plus petit que ceux de la première couche métallique et de la troisième couche métallique.
(JA)
パワー半導体チップと配線との接合の信頼性を向上することができる半導体装置を提供する。パワー半導体チップと、回路配線パターンを有しパワー半導体チップと第1の接合層で接合された絶縁基板と、パワー半導体チップの表面電極と第2の接合層により接合された積層金属板と、積層金属板に接合されたワイヤーと、絶縁基板が接合された放熱ベースとを備え、積層金属板は、第1金属層、第3金属層、及び、これらの金属層に挟まれた第2金属層が積層されて成り、第2金属層は、第1金属層及び第3金属層よりも厚く、かつ第1金属層及び第3金属層よりも熱膨張係数が小さい、半導体装置を構成する。
国際事務局に記録されている最新の書誌情報