処理中

しばらくお待ちください...

設定

設定

1. WO2018198337 - 半導体装置

公開番号 WO/2018/198337
公開日 01.11.2018
国際出願番号 PCT/JP2017/017014
国際出願日 28.04.2017
IPC
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
338
ショットキーゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
778
二次元電荷担体ガスチャンネルをもつもの,例.HEMT
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
80
PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812
ショットキーゲートを有するもの
H01L 21/338 (2006.01)
H01L 29/778 (2006.01)
H01L 29/812 (2006.01)
CPC
H01L 29/778
H01L 29/812
出願人
  • 三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者
  • 北野 俊明 KITANO, Toshiaki; JP
代理人
  • 高田 守 TAKADA, Mamoru; JP
  • 高橋 英樹 TAKAHASHI, Hideki; JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置
要約
(EN)
Nitride semiconductor layers (2, 3, 4) are provided on a Si substrate (1). A gate electrode (5), a source electrode (6), and a drain electrode (7) are provided on the nitride semiconductor layers (2, 3, 4). Below the drain electrode (7), a P-type conductive layer (11) in contact with the nitride semiconductor layers (2, 3, 4) is provided in the Si substrate (1).
(FR)
Selon l'invention, des couches semi-conductrices de nitrure (2, 3, 4) sont disposées sur un substrat de Si (1). Une électrode grille (5), une électrode source (6) et une électrode drain (7) sont formées sur les couches semi-conductrices de nitrure (2, 3, 4). Au-dessous de l'électrode drain (7), une couche conductrice de type P (11) en contact avec les couches semi-conductrices de nitrure (2, 3, 4) est ménagée dans le substrat de Si (1).Au-dessous de l'électrode drain (7), une couche conductrice de type P (11) en contact avec les couches semi-conductrices de nitrure (2, 3, 4) est ménagée dans le substrat de Si (1).
(JA)
Si基板(1)の上に窒化物半導体層(2,3,4)が設けられている。窒化物半導体層(2,3,4)の上にゲート電極(5)、ソース電極(6)及びドレイン電極(7)が設けられている。ドレイン電極(7)の下においてSi基板(1)に、窒化物半導体層(2,3,4)と接するP型導電層(11)が設けられている。
国際事務局に記録されている最新の書誌情報