処理中

しばらくお待ちください...

設定

設定

1. WO2018198325 - ストレージシステム

公開番号 WO/2018/198325
公開日 01.11.2018
国際出願番号 PCT/JP2017/016951
国際出願日 28.04.2017
IPC
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
13
メモリ,入力/出力装置または中央処理ユニットの間の情報または他の信号の相互接続または転送
10
周辺装置のためのプログラム制御
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
3
計算機で処理しうる形式にデータを変換するための入力装置;処理ユニットから出力ユニットへデータを転送するための出力装置,例.インタフェース装置
06
記録担体からのデジタル入力または記録担体へのデジタル出力
G06F 13/10 (2006.01)
G06F 3/06 (2006.01)
CPC
G06F 13/10
G06F 3/06
出願人
  • 株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
発明者
  • 島田 健太郎 SHIMADA, Kentaro; JP
  • 山本 彰 YAMAMOTO, Akira; JP
  • 杉本 定広 SUGIMOTO, Sadahiro; JP
代理人
  • 特許業務法人藤央特許事務所 TOU-OU PATENT FIRM; 東京都港区虎ノ門一丁目16番4号アーバン虎ノ門ビル Urban Toranomon Bldg., 16-4, Toranomon 1-chome, Minato-ku, Tokyo 1050001, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) STORAGE SYSTEM
(FR) SYSTÈME DE STOCKAGE
(JA) ストレージシステム
要約
(EN)
A storage system includes a first processor, a second processor, and one or more backend switches which connect one or more storing devices. Each of the backend switches refers to a frame received from the first processor to identify a transmission destination of the frame. In the case where the transmission destination of the frame is the second processor, each of the backend switches converts a first address which is included in the frame and identifies a location on a second memory in an address space of the first processor into a second address which identifies the location on the second memory in an address space of the second processor, and transmits the frame including the second address to a second storage control unit.
(FR)
La présente invention concerne un système de stockage comprend un premier processeur, un deuxième processeur et un ou plusieurs commutateurs dorsaux qui connectent un ou plusieurs dispositifs de stockage. Chacun des commutateurs dorsaux se réfère à une trame reçue du premier processeur pour identifier une destination de transmission de la trame. Dans le cas où la destination de transmission de la trame est le deuxième processeur, chacun des commutateurs dorsaux convertit une première adresse qui est incluse dans la trame et identifie un emplacement dans une deuxième mémoire dans un espace d'adresses du premier processeur en une deuxième adresse qui identifie l'emplacement dans la deuxième mémoire dans un espace d'adresses du deuxième processeur, et transmet la trame contenant la deuxième adresse à une deuxième unité de commande de stockage.
(JA)
ストレージシステムは、第1のプロセッサ、第2のプロセッサ及び1以上の記憶デバイスを接続する、1以上のバックエンドスイッチを含む。各バックエンドスイッチは、第1のプロセッサから受信したフレームを参照して当該フレームの送付先を同定する。フレームの送付先が前記第2のプロセッサである場合、各バックエンドスイッチは、フレームに含まれ、第1のプロセッサのアドレス空間において第2のメモリ上の場所を特定する第1のアドレスを、第2のプロセッサのアドレス空間において第2のメモリ上の前記場所を特定する第2のアドレスに変換し、第2のアドレスを含む前記フレームを第2のストレージ制御部に送付する。
国際事務局に記録されている最新の書誌情報