国際・国内特許データベース検索

1. (WO2018194115) 信号処理回路、それを用いた分散メモリ、ROMおよびDAC

Pub. No.:    WO/2018/194115    International Application No.:    PCT/JP2018/016078
Publication Date: Fri Oct 26 01:59:59 CEST 2018 International Filing Date: Fri Apr 20 01:59:59 CEST 2018
IPC: H03M 7/00
G11C 11/408
H03M 9/00
Applicants: NIPPON TELEGRAPH AND TELEPHONE CORPORATION
日本電信電話株式会社
Inventors: IBRAHIM MOHAMED, Salaheldin Ahmed Ezzeldin
イブラヒム モハメド サラーハエルディン アハメド エゼエルディン
SAKAMAKI Youhei
坂巻 陽平
NAKANO Shinsuke
中野 慎介
SHIKAMA Kota
鹿間 光太
KAWAJIRI Yuko
河尻 祐子
Title: 信号処理回路、それを用いた分散メモリ、ROMおよびDAC
Abstract:
複数のビット信号からなる入力ワードのビット組み合わせに基づいて空間的に異なる出力ポートから出力される出力信号を生成する信号処理回路、それを用いた分散メモリ、ROMおよびDACを提供すること。認識回路(100)は、ビット信号が入力されるシリアルポートを備え、Nビットの入力ワードを認識し、2N通りのビット組み合わせに一意対応する2N個の出力ポートを備えている。認識回路(100)の出力ポートは、電気回路(200)の2N個の入力ポートに接続されている。信号が入力されていない状態では全ての出力は常にLowレベルの状態にあり、ビット信号が認識回路(100)のシリアルポートに入力されると、ビット組み合わせに対応する1つの出力ポートだけがHighレベルの状態になる。認識回路(100)はリアルタイムで作動し、Nビットのワードが入力され終えた直後に対応する出力ポートがHighレベルになり、十分な持続時間の間、Highレベルの状態を保つ。