このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018190245) アクティブマトリクス基板および表示装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/190245 国際出願番号: PCT/JP2018/014610
国際公開日: 18.10.2018 国際出願日: 05.04.2018
IPC:
G09G 3/20 (2006.01) ,G02F 1/1368 (2006.01) ,G09G 3/36 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
G 物理学
09
教育;暗号方法;表示;広告;シール
G
静的手段を用いて可変情報を表示する表示装置の制御のための装置または回路
3
陰極線管以外の可視的表示器にのみ関連した,制御装置または回路
20
マトリックス状に配置された個々の要素の組み合わせによりその集合を構成することによって多数の文字の集合,例.1頁,を表示するためのもの
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
136
半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362
アクティブマトリックスセル
1368
スイッチング素子が三端子の素子であるもの
G 物理学
09
教育;暗号方法;表示;広告;シール
G
静的手段を用いて可変情報を表示する表示装置の制御のための装置または回路
3
陰極線管以外の可視的表示器にのみ関連した,制御装置または回路
20
マトリックス状に配置された個々の要素の組み合わせによりその集合を構成することによって多数の文字の集合,例.1頁,を表示するためのもの
34
独立の光源よりの光の制御によるもの
36
液晶を用いるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
発明者:
山本 薫 YAMAMOTO Kaoru; --
代理人:
奥田 誠司 OKUDA Seiji; JP
優先権情報:
2017-07738410.04.2017JP
発明の名称: (EN) ACTIVE MATRIX SUBSTRATE AND A DISPLAY DEVICE
(FR) SUBSTRAT À MATRICE ACTIVE ET DISPOSITIF D'AFFICHAGE
(JA) アクティブマトリクス基板および表示装置
要約:
(EN) This active matrix substrate is provided with multiple source bus lines provided on the substrate, a source driver arranged in a peripheral region, a signal output line connected to each output terminal of the source driver, and a demultiplexer circuit arranged in the peripheral region. Each unit circuit of the demultiplexer circuit distributes a display signal from one signal output line to n source bus lines (n an integer greater than or equal to 2). Each signal circuit includes n branch wirings connected to one signal output line, and n switching TFTs which individually perform ON/OFF control of the electric connections between the n branch wirings and the n source bus lines. The demultiplexer circuit further includes a boost circuit which can boost the voltage applied to the gate electrode of the switching TFTs.
(FR) L'invention concerne un substrat de matrice active comprenant plusieurs lignes de bus source disposées sur le substrat, un pilote source disposé dans une zone périphérique, une ligne de sortie de signal connectée à chaque borne de sortie du pilote source ainsi qu'un circuit démultiplexeur disposé dans la zone périphérique. Chaque circuit unitaire du circuit démultiplexeur distribue un signal d'affichage depuis une ligne de sortie de signal vers n lignes de bus source (n étant un entier supérieur ou égal à 2). Chaque circuit de signal comprend n câblages de dérivation connectés à une ligne de sortie de signal, ainsi que n transistors TFT de commutation qui effectuent individuellement une commande marche/arrêt des connexions électriques entre les n câblages de dérivation et les n lignes de bus source. Le circuit démultiplexeur comprend également un circuit survolteur capable d'amplifier la tension appliquée à l'électrode de grille des TFT de commutation.
(JA) 本発明の実施形態によるアクティブマトリクス基板は、基板上に設けられた複数本のソースバスラインと、周辺領域に配置されたソースドライバと、ソースドライバの各出力端子に接続された信号出力線と、周辺領域に配置されたデマルチプレクサ回路とを備える。デマルチプレクサ回路の各単位回路は、1本の信号出力線から、n本(nは2以上の整数)のソースバスラインに表示信号を分配する。各単位回路は、1本の信号出力線に接続されたn本の分岐配線と、n本の分岐配線とn本のソースバスラインとの電気的な接続を個別にオン/オフ制御するn個のスイッチングTFTとを含む。デマルチプレクサ回路は、スイッチングTFTのゲート電極に印加される電圧を昇圧し得るブースト回路をさらに含む。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)