WO2018186197 固体撮像装置、及び電子機器

このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせください

1. (WO2018186197) 固体撮像装置、及び電子機器

国際事務局に記録されている最新の書誌情報

国際公開番号:	WO/2018/186197	国際出願番号:	PCT/JP2018/011570
国際公開日:	11.10.2018	国際出願日:	23.03.2018

IPC:

H01L 27/146 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01) ,H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01) ,H04N 5/369 (2011.01)

出願人:

SONY SEMICONDUCTOR SOLUTIONS CORPORATION[JP/JP]; 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP

発明者:

KAMESHIMA, Takatoshi; JP
HASHIGUCHI, Hideto; JP
MITSUHASHI, Ikue; JP
HORIKOSHI, Hiroshi; JP
SHOHJI, Reijiroh; JP
ISHIDA, Minoru; JP
IIJIMA, Tadashi; JP
HANEDA, Masaki; JP

代理人:

KAMEYA, Yoshiaki; JP
KANEMOTO, Tetsuo; JP
HAGIWARA, Yasushi; JP
MATSUMOTO, Kazunori; JP

優先権情報:

2017-074809		04.04.2017		JP
2017-157637		17.08.2017		JP

発明の名称:

(EN) SOLID STATE IMAGING DEVICE AND ELECTRONIC APPARATUS
(FR) DISPOSITIF D'IMAGERIE À SEMI-CONDUCTEUR ET APPAREIL ÉLECTRONIQUE
(JA) 固体撮像装置、及び電子機器

要約:

(EN) [Problem] To improve the performance of a solid state imaging device. [Solution] A solid state imaging device that is formed by laminating, in order, a first substrate, a second substrate, and a third substrate. The first substrate has: a first semiconductor substrate that has formed thereon a pixel unit that comprises an array of pixels; and a first multilayer wiring layer that is laminated upon the first semiconductor substrate. The second substrate has: a second semiconductor substrate that has formed thereon a circuit that has a prescribed function; and a second multilayer wiring layer that is laminated upon the second semiconductor substrate. The third substrate has: a third semiconductor substrate that has formed thereon a circuit that has a prescribed function; and a third multilayer wiring layer that is laminated upon the third semiconductor substrate. The first substrate and the second substrate are adhered to each other such that the first multilayer wiring layer and the second multilayer wiring layer face. A first connection structure that is for electrically connecting two of the first substrate, the second substrate, and the third substrate includes a via that is structured such that a conductive material is embedded in or formed as a film on inner walls of: a first through hole that exposes first wiring that is included in one of the first multilayer wiring layer, the second multilayer wiring layer, and the third multilayer wiring layer; and another through hole that exposes second wiring that is included in a multilayer wiring layer that is among the first multilayer wiring layer, the second multilayer wiring layer, and the third multilayer wiring layer and does not include the first wiring.
(FR) Le problème décrit par la présente invention est d'améliorer les performances d'un dispositif d'imagerie à semi-conducteur. La solution selon l'invention porte sur un dispositif d'imagerie à semi-conducteur qui est formé par stratification, dans l'ordre, d'un premier substrat, d'un second substrat et d'un troisième substrat. Le premier substrat comprend : un premier substrat semi-conducteur sur lequel est formée une unité de pixel qui comprend une matrice de pixels; et une première couche de câblage multicouche qui est stratifiée sur le premier substrat semi-conducteur. Le second substrat comprend : un second substrat semi-conducteur sur lequel est formé un circuit qui a une fonction prescrite; et une seconde couche de câblage multicouche qui est stratifiée sur le second substrat semi-conducteur. Le troisième substrat comporte : un troisième substrat semi-conducteur sur lequel est formé un circuit qui a une fonction prescrite; et une troisième couche de câblage multicouche qui est stratifiée sur le troisième substrat semi-conducteur. Le premier substrat et le second substrat sont collés l'un à l'autre de telle sorte que la première couche de câblage multicouche et la seconde couche de câblage multicouche se font face. Une première structure de connexion qui est destinée à connecter électriquement deux du premier substrat, du second substrat et du troisième substrat comprend un trou d'interconnexion qui est structuré de telle sorte qu'un matériau conducteur est intégré ou formé sous la forme d'un film sur les parois internes de: un premier trou traversant qui expose un premier câblage qui est inclus dans l'une de la première couche de câblage multicouche, la seconde couche de câblage multicouche et la troisième couche de câblage multicouche; et un autre trou traversant qui expose un second câblage qui est inclus dans une couche de câblage multicouche qui est parmi la première couche de câblage multicouche, la seconde couche de câblage multicouche et la troisième couche de câblage multicouche et ne comprend pas le premier câblage.
(JA) 【課題】固体撮像装置の性能をより向上させる。【解決手段】画素が配列された画素部が形成された第１半導体基板と、前記第１半導体基板上に積層された第１多層配線層と、を有する第１基板と、所定の機能を有する回路が形成された第２半導体基板と、前記第２半導体基板上に積層された第２多層配線層と、を有する第２基板と、所定の機能を有する回路が形成された第３半導体基板と、前記第３半導体基板上に積層された第３多層配線層と、を有する第３基板と、がこの順に積層されて構成され、前記第１基板と前記第２基板とは、前記第１多層配線層と前記第２多層配線層とが対向するように貼り合わされ、前記第１基板、前記第２基板、及び前記第３基板のうちのいずれか２つを電気的に接続するための第１の接続構造は、ビアを含み、前記ビアは、前記第１多層配線層、前記第２多層配線層、及び前記第３多層配線層のうちのいずれかに含まれる第１の配線を露出させるように設けられる一の貫通孔と、前記第１多層配線層、前記第２多層配線層、及び前記第３多層配線層のうちの前記第１の配線が含まれる多層配線層以外のいずれかに含まれる第２の配線を露出させるように設けられる他の貫通孔と、に導電材料が埋め込まれた構造、又はこれらの貫通孔の内壁に導電材料が成膜された構造、を有する、固体撮像装置を提供する。

指定国:

AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)

国際公開言語:

日本語 (JA)

国際出願言語:

日本語 (JA)

デフォルト検索方法	簡易検索詳細検索構造化検索 PCT 出願 (公開週別) 多言語検索 (CLIR) 翻訳
デフォルト検索フィールド	Front Page Any Field Full Text ID/Numbers IPC Names Dates
画面表示言語	English Deutsch Français Español 日本語中文 한국어 Português Русский
複数画面モード
ツールチップヘルプ有効化
IPC ツールチップヘルプ
Instant Help
Expanded Query