このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018186035) 半導体記憶素子、半導体記憶装置、半導体システム及び制御方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/186035 国際出願番号: PCT/JP2018/005617
国際公開日: 11.10.2018 国際出願日: 19.02.2018
IPC:
H01L 27/1159 (2017.01) ,G11C 11/22 (2006.01)
[IPC code unknown for H01L 27/1159][IPC code unknown for G11C 11/22]
出願人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
発明者:
塚本 雅則 TSUKAMOTO, Masanori; JP
代理人:
亀谷 美明 KAMEYA, Yoshiaki; JP
金本 哲男 KANEMOTO, Tetsuo; JP
萩原 康司 HAGIWARA, Yasushi; JP
松本 一騎 MATSUMOTO, Kazunori; JP
優先権情報:
2017-07373603.04.2017JP
発明の名称: (EN) SEMICONDUCTOR MEMORY ELEMENT, SEMICONDUCTOR MEMORY DEVICE, SEMICONDUCTOR SYSTEM AND CONTROL METHOD
(FR) ÉLÉMENT DE MÉMOIRE À SEMI-CONDUCTEUR, DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEUR, SYSTÈME À SEMI-CONDUCTEUR ET PROCÉDÉ DE COMMANDE
(JA) 半導体記憶素子、半導体記憶装置、半導体システム及び制御方法
要約:
(EN) [Problem] To provide a semiconductor memory element, a semiconductor memory device, a semiconductor system, and a control method, allowing information to be written in a stable manner. [Solution] Provided is the semiconductor memory element containing: a first transistor into which information is written that has a gate insulation film at least partially comprising a ferroelectric material; and a second transistor connected via one of either the source or the drain to the source or the drain of the first transistor. The threshold voltage of the first transistor is smaller than 0 V when information is written and erased.
(FR) Le problème décrit par la présente invention est de fournir un élément de mémoire à semi-conducteur, un dispositif de mémoire à semi-conducteur, un système à semi-conducteur et un procédé de commande, permettant à des informations d'être écrites d'une manière stable. La solution selon l'invention concerne un élément de mémoire à semi-conducteur contenant : un premier transistor dans lequel des informations sont écrites qui a un film d'isolation de grille comprenant au moins partiellement un matériau ferroélectrique; et un second transistor connecté par l'intermédiaire de l'une ou l'autre de la source ou du drain à la source ou au drain du premier transistor. La tension de seuil du premier transistor est inférieure à 0 V lorsque des informations sont écrites et effacées.
(JA) 【課題】安定的に情報を書き込むことが可能な半導体記憶素子、半導体記憶装置、半導体システム及び制御方法を提供する。 【解決手段】少なくとも一部が強誘電体材料からなるゲート絶縁膜を有し、情報が書き込まれる第1のトランジスタと、ソース又はドレインの一方で前記第1のトランジスタのソース又はドレインと接続する第2のトランジスタと、を備え、前記第1のトランジスタの閾値電圧は、情報の書き込み時及び消去時において0Vよりも小さい、半導体記憶素子を提供する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)