WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018181767) 半導体装置の製造方法及び粘着シート
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/181767 国際出願番号: PCT/JP2018/013354
国際公開日: 04.10.2018 国際出願日: 29.03.2018
IPC:
H01L 23/12 (2006.01) ,C09J 5/00 (2006.01) ,C09J 7/20 (2018.01) ,H01L 21/56 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
C 化学;冶金
09
染料;ペイント;つや出し剤;天然樹脂;接着剤;他に分類されない組成物;他に分類されない材料の応用
J
接着剤;接着方法一般の非機械的観点;他に分類されない接着方法;物質の接着剤としての使用
5
一般的接着方法;他の分類に規定されない接着方法,例.下塗りに関連するもの
[IPC code unknown for C09J 7/20]
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
56
封緘,例.封緘層,被覆
出願人: LINTEC CORPORATION[JP/JP]; 23-23, Honcho, Itabashi-ku, Tokyo 1730001, JP
発明者: AKUTSU, Takashi; JP
OKAMOTO, Naoya; JP
NAKAYAMA, Takehito; JP
代理人: OHTANI, Tamotsu; JP
ARINAGA, Shun; JP
ISHIHARA, Toshihide; JP
優先権情報:
2017-07323931.03.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE PRODUCTION METHOD AND ADHESIVE SHEET
(FR) PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMICONDUCTEUR ET FEUILLE ADHESIVE
(JA) 半導体装置の製造方法及び粘着シート
要約:
(EN) Provided are: a semiconductor device production method that includes steps (1)-(4) indicated below and that is a method for producing a semiconductor device using an adhesive sheet comprising an adhesive layer and a non-adhesive substrate containing expandable particles; and an adhesive sheet used in the production method. Step (1) is a step in which a frame member having an opening formed therein is attached to the adhesive surface of the adhesive layer. Step (2) is a step in which a semiconductor chip is placed on a part of the adhesive surface of the adhesive layer that is exposed in the opening of the frame member. Step (3) is a step in which the semiconductor chip, the frame member, and the adhesive surface of the adhesive layer on the periphery of the semiconductor chip are covered with a sealing material, the sealing material is cured, and a cured sealing body in which the semiconductor chip is sealed by the cured sealing material is obtained. Step (4) is a step in which the expandable particles are made to expand and the adhesive sheet is peeled from the cured sealing body. The present invention makes it possible to minimize the occurrence of positional displacement of a semiconductor chip in a production process for a fan-out package, has excellent productivity, and yields a semiconductor device having excellent flatness in a rewiring layer formation surface thereof.
(FR) L'invention concerne : un procédé de production de dispositif à semiconducteur qui comprend des étapes (1) à (4) indiquées ci-dessous et qui est un procédé de production d'un dispositif à semiconducteur utilisant une feuille adhésive comprenant une couche adhésive et un substrat non adhésif contenant des particules expansibles; et une feuille adhésive utilisée dans le procédé de production. L'étape (1) est une étape dans laquelle un élément cadre ayant une ouverture formée à l'intérieur de celui-ci est fixé à la surface adhésive de la couche adhésive. L'étape (2) est une étape dans laquelle une puce semiconductrice est placée sur une partie de la surface adhésive de la couche adhésive qui est exposée dans l'ouverture de l'élément cadre. L'étape (3) est une étape dans laquelle la puce semiconductrice, l'élément cadre et la surface adhésive de la couche adhésive sur la périphérie de la puce semiconductrice sont recouverts d'un matériau d'étanchéité, le matériau d'étanchéité étant durci, et un corps d'étanchéité durci dans lequel la puce semiconductrice est scellée par le matériau d'étanchéité durci est obtenu. L'étape (4) est une étape dans laquelle les particules expansibles sont amenées à se dilater et la feuille adhésive est décollée du corps d'étanchéité durci. La présente invention permet de réduire au minimum l'apparition d'un déplacement de position d'une puce semiconductrice dans un processus de production pour un boîtier de sortance, a une excellente productivité, et produit un dispositif à semiconducteur ayant une excellente planéité dans une surface de formation de couche de recâblage de celui-ci.
(JA) 粘着剤層と、膨張性粒子を含み、非粘着性である基材と、を有する粘着シートを用いて半導体装置を製造する方法であって、下記工程(1)~(4)を有する、半導体装置の製造方法、及び該製造方法に用いられる粘着シートである。 工程(1):粘着剤層の粘着表面に開口部が形成された枠部材を貼付する工程 工程(2):前記枠部材の前記開口部にて露出する前記粘着剤層の粘着表面の一部に半導体チップを載置する工程 工程(3):前記半導体チップと、前記枠部材と、前記粘着剤層の粘着表面のうち、前記半導体チップの周辺部と、を封止材で被覆し、該封止材を硬化させて、前記半導体チップが硬化封止材に封止されてなる硬化封止体を得る工程 工程(4):前記膨張性粒子を膨張させて、前記粘着シートを前記硬化封止体から剥離する工程 ファンアウト型のパッケージの製造工程における半導体チップの位置ズレの発生を抑制でき、生産性に優れ、得られる半導体装置の再配線層形成面の平坦性に優れる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)