このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018181438) 撮像パネル及びその製造方法
Document

明 細 書

発明の名称 撮像パネル及びその製造方法

技術分野

0001  

背景技術

0002  

発明の開示

0003   0004   0005   0006  

図面の簡単な説明

0007  

発明を実施するための形態

0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082  

請求の範囲

1   2   3   4   5   6  

図面

1   2   3   4A   4B   5A   5B   5C   5D   5E   5F   5G   5H   5I   5J   5K   5L   5M   5N   5O  

明 細 書

発明の名称 : 撮像パネル及びその製造方法

技術分野

[0001]
 本発明は、撮像パネル及びその製造方法に関する。

背景技術

[0002]
 複数の画素部を備える撮像パネルにより、X線画像を撮影するX線撮像装置が知られている。このようなX線撮像装置においては、例えば、光電変換層と光電変換層の上下に設けられる上部電極及び下部電極とを含むPIN(p-intrinsic-n)フォトダイオードにより、照射されたX線が電荷に変換される。変換された電荷は、画素部が備える薄膜トランジスタ(Thin Film Transistor:以下、「TFT」とも称する。)を動作させることにより、読み出される。このようにして電荷が読み出されることにより、X線画像が得られる(特開2014-78651号公報参照)。

発明の開示

[0003]
 特開2014-78651号公報では、PINフォトダイオードにおける下部電極と薄膜トランジスタとが、光電変換層の端部より外側の位置で接続されており、光電変換層と薄膜トランジスタとの間にパッシベーション膜が必要となる。また、下部電極の端部が光電変換層の端部より外側に配置される場合、光電変換層の側面にフッ化水素を用いた還元処理を施す際、下部電極の端部が保護膜等で覆われていなければ、下部電極がフッ化水素に曝される。この場合、下部電極が溶解した金属イオンが光電変換層に付着してしまう。
[0004]
 本発明は、撮像パネルを作製する工程を削減しつつ、光電変換層のリーク電流を抑制し得るX線の撮像パネル及びその製造方法を提供することを目的とする。
[0005]
 上記課題を解決する本発明の撮像パネルは、被写体を通過したX線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、基板と、前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタを覆うパッシベーション膜と、前記パッシベーション膜の上に設けられ、前記薄膜トランジスタと接続された下部電極と、前記パッシベーション膜と前記下部電極の上に設けられ、前記シンチレーション光を電荷に変換する光電変換層と、前記光電変換層の上に設けられた上部電極と、を備え、前記下部電極の端部は、前記光電変換層の端部よりも内側に配置され、前記下部電極と前記薄膜トランジスタは、前記光電変換層が設けられた領域において、前記パッシベーション膜に形成されたコンタクトホールを介して接続されている。
[0006]
 本発明によれば、撮像パネルを作製する工程を削減しつつ、光電変換層のリーク電流を抑制することができる。

図面の簡単な説明

[0007]
[図1] 図1は、実施形態におけるX線撮像装置を示す模式図である。
[図2] 図2は、図1に示す撮像パネルの概略構成を示す模式図である。
[図3] 図3は、図2に示す撮像パネル1の一の画素部分を拡大した平面図である。
[図4A] 図4Aは、図3に示す画素をA-A線で切断した断面図である。
[図4B] 図4Bは、図4Aに示す下部電極と光電変換層と上部電極の端部の位置を説明するための断面図である。
[図5A] 図5Aは、基板の上に、ゲート絶縁膜とTFTとが形成され、第1絶縁膜を成膜する工程を示す断面図である。
[図5B] 図5Bは、図5Aに示す第1絶縁膜上に第2絶縁膜を形成する工程を示す断面図である。
[図5C] 図5Cは、図5Bに示す第1絶縁膜と第2絶縁膜とを貫通するコンタクトホールを形成する工程を示す断面図である。
[図5D] 図5Dは、図5Cにおける第2絶縁膜の上に金属膜を形成する工程を示す断面図である。
[図5E] 図5Eは、図5Dにおける金属膜をパターンニングして下部電極を形成する工程を示す断面図である。
[図5F] 図5Fは、図5Dに示す下部電極を覆う、n型非晶質半導体層、真性非晶質半導体層及びp型非晶質半導体層を成膜し、p型非晶質半導体層の上に透明導電膜を成膜する工程を示す断面図である。
[図5G] 図5Gは、図5Fに示す透明導電膜をパターンニングして上部電極を形成する工程を示す断面図である。
[図5H] 図5Hは、図5Gに示す上部電極を覆う絶縁膜を形成し、絶縁膜の上にレジストを塗布する工程を示す断面図である。
[図5I] 図5Iは、図5Hに示す絶縁膜、n型非晶質半導体層、真性非晶質半導体層、及びp型非晶質半導体層をパターンニングして光電変換層と保護膜を形成し、フッ化水素を用いた還元処理を行う工程を示す断面図である。
[図5J] 図5Jは、図5Iに示すレジストを剥離し、光電変換層及び保護膜を覆う第3絶縁膜を成膜する工程を示す断面図である。
[図5K] 図5Kは、図5Jに示す第3絶縁膜及び保護膜を貫通するコンタクトホールを形成する工程を示す断面図である。
[図5L] 図5Lは、図5Kにおける第3絶縁膜の上に第4絶縁膜を成膜し、第4絶縁膜の開口を形成する工程を示す断面図である。
[図5M] 図5Mは、図5Lに示す第4絶縁膜の上に第1バイアス配線層と第2バイアス配線層とを形成する工程を示す断面図である。
[図5N] 図5Nは、図5Mに示す第1バイアス配線層と第2バイアス配線層とをパターンニングしてバイアス配線を形成する工程を示す断面図である。
[図5O] 図5Oは、図5Nに示すバイアス配線を覆う第5絶縁膜を形成し、第5絶縁膜の上に第6絶縁膜を形成する工程を示す断面図である。

発明を実施するための形態

[0008]
 本発明の一実施形態に係る撮像パネルは、被写体を通過したX線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、基板と、前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタを覆うパッシベーション膜と、前記パッシベーション膜の上に設けられ、前記薄膜トランジスタと接続された下部電極と、前記パッシベーション膜と前記下部電極の上に設けられ、前記シンチレーション光を電荷に変換する光電変換層と、前記光電変換層の上に設けられた上部電極と、を備え、前記下部電極の端部は、前記光電変換層の端部よりも内側に配置され、前記下部電極と前記薄膜トランジスタは、前記光電変換層が設けられた領域において、前記パッシベーション膜に形成されたコンタクトホールを介して接続されている(第1の構成)。
[0009]
 下部電極の端部が光電変換層の端部よりも外側に配置され、光電変換層の端部よりも外側の位置で下部電極と薄膜トランジスタとを接続する場合、薄膜トランジスタと下部電極との間、及び光電変換層と薄膜トランジスタとの間にそれぞれパッシベーション膜が必要となる。第1の構成によれば、薄膜トランジスタと、下部電極及び光電変換層との間に1つのパッシベーション膜が設けられていればよいため、上記の場合と比べ、撮像パネルの製造工程を削減することができる。また、下部電極の端部が光電変換層に覆われるため、光電変換層を形成した際、光電変換層の側面にフッ化水素を用いた還元処理を施しても、下部電極はフッ化水素に曝されず、光電変換層のリーク電流を抑制できる。
[0010]
 第1の構成において、前記上部電極の端部は、前記下部電極の端部より内側に配置されていることとしてもよい(第2の構成)。
[0011]
 第2の構成によれば、上部電極と下部電極の端部は光電変換層の端部よりも内側に配置される。そのため、上部電極を形成した後に、光電変換層をエッチングしても、このエッチングの影響を受けて、上部電極の金属イオンが光電変換層に付着しにくい。また、上部電極の端部が下部電極の端部よりも外側に配置されている場合と比べ、上部電極と光電変換層とを確実に接触させることができる。
[0012]
 第1の構成において、前記光電変換層の上において、前記上部電極を覆う保護膜をさらに備え、前記保護膜の端部は、前記光電変換層の端部と略同じ位置に配置されていることとしてもよい(第3の構成)。
[0013]
 第3の構成によれば、上部電極は保護膜によって覆われる。そのため、光電変換層を形成した後に、例えば、リーク電流を抑制するためにフッ化水素等を用いた還元処理を施しても、上部電極が還元処理の影響を受けず、光電変換層に上部電極の金属イオンが付着しにくい。
[0014]
 本発明の一実施形態に係る製造方法は、被写体を通過したX線から得られたシンチレーション光に基づいて画像を生成する撮像パネルの製造方法であって、基板上に薄膜トランジスタを形成する工程と、前記薄膜トランジスタの上にパッシベーション膜を形成する工程と、前記薄膜トランジスタのドレイン電極の上に、前記パッシベーション膜を貫通するコンタクトホールを形成する工程と、前記パッシベーション膜の上に、前記コンタクトホールを介して前記ドレイン電極と接続された下部電極を形成する工程と、前記パッシベーション膜と前記下部電極の上に、第1の導電型を有する第1の半導体層と、真性非晶質半導体層と、前記第1の導電型と反対の第2の導電型を有する第2の半導体層とを順に形成する工程と、前記第2の半導体層の上に上部電極を形成する工程と、前記第1の半導体層と前記真性非晶質半導体層と前記第2の半導体層とをエッチングして光電変換層を形成する工程と、を含み、前記光電変換層を形成する工程において、前記下部電極の端部が前記光電変換層の端部よりも内側となるように前記エッチングを行い、前記コンタクトホールは、前記光電変換層の端部より内側に形成されている(第4の構成)。
[0015]
 第4の構成によれば、下部電極の端部が光電変換層の端部よりも内側に設けられ、薄膜トランジスタと下部電極が光電変換層の端部より内側で接続される。下部電極の端部が光電変換層の端部よりも外側に設けられ、薄膜トランジスタと下部電極が光電変換層の端部より外側で接続される場合、薄膜トランジスタと下部電極との間、及び光電変換層と薄膜トランジスタとの間にそれぞれパッシベーション膜が必要となる。本構成では、薄膜トランジスタと、下部電極及び光電変換層との間に1つのパッシベーション膜が設けられるため、上記の場合と比べて撮像パネルの製造工程を削減することができる。また、下部電極の端部が光電変換層に覆われるため、光電変換層を形成した際、光電変換層の側面にフッ化水素を用いた還元処理を施しても、下部電極はフッ化水素に曝されず、光電変換層のリーク電流を抑制できる。
[0016]
 第4の構成において、前記光電変換層を形成する工程において、前記上部電極の端部が前記光電変換層の端部よりも内側となるように前記エッチングを行い、その後、前記光電変換層の表面に、フッ化水素を用いた還元処理を施す工程をさらに含むこととしてもよい(第5の構成)。
[0017]
 第5の構成によれば、光電変換層の端部は上部電極の端部よりも外側に配置されるため、光電変換層を形成後にフッ化水素を用いた還元処理を行っても上部電極がフッ化水素に曝されにくい。そのため、光電変換層に上部電極の金属イオンが付着しにくく、光電変換層のリーク電流を抑制することができる。
[0018]
 第4又は第5の構成において、前記光電変換層の上に、前記上部電極を覆う保護膜を形成する工程をさらに含むこととしてもよい(第6の構成)。
[0019]
 第6の構成によれば、上部電極が保護膜によって覆われるため、光電変換層を形成後にフッ化水素を用いた還元処理を行っても上部電極がフッ化水素に曝されず、光電変換層のリーク電流を抑制することができる。
[0020]
 以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
[0021]
[第1実施形態]
 (構成)
 図1は、本実施形態におけるX線撮像装置を示す模式図である。X線撮像装置100は、撮像パネル1と、制御部2とを備える。制御部2は、ゲート制御部2Aと信号読出部2Bとを含む。被写体Sに対しX線源3からX線が照射され、被写体Sを透過したX線が、撮像パネル1の上部に配置されたシンチレータ1Aによって蛍光(以下、シンチレーション光)に変換される。X線撮像装置100は、シンチレーション光を撮像パネル1及び制御部2によって撮像することにより、X線画像を取得する。
[0022]
 図2は、撮像パネル1の概略構成を示す模式図である。図2に示すように、撮像パネル1には、複数のソース配線10と、複数のソース配線10と交差する複数のゲート配線11とが形成されている。ゲート配線11は、ゲート制御部2Aと接続され、ソース配線10は、信号読出部2Bと接続されている。
[0023]
 撮像パネル1は、ソース配線10とゲート配線11とが交差する位置に、ソース配線10及びゲート配線11に接続されたTFT13を有する。また、ソース配線10とゲート配線11とで囲まれた領域(以下、画素)には、フォトダイオード12が設けられている。画素において、フォトダイオード12により、被写体Sを透過したX線を変換したシンチレーション光がその光量に応じた電荷に変換される。
[0024]
 撮像パネル1における各ゲート配線11は、ゲート制御部2Aによって順次選択状態に切り替えられ、選択状態のゲート配線11に接続されたTFT13がオン状態となる。TFT13がオン状態になると、フォトダイオード12によって変換された電荷に応じた信号がソース配線10を介して信号読出部2Bに出力される。
[0025]
 図3は、図2に示す撮像パネル1の一の画素部分を拡大した平面図である。図3に示すように、ゲート配線11及びソース配線10に囲まれた画素には、フォトダイオード12とTFT13とが配置されている。また、フォトダイオード12と平面視で重なるようにバイアス配線18が配置されている。
[0026]
 バイアス配線18は、フォトダイオード12にバイアス電圧を供給する。
[0027]
 TFT13は、ゲート配線11と一体化されたゲート電極13aと、半導体活性層13bと、ソース配線10と一体化されたソース電極13cと、ドレイン電極13dとを有する。
[0028]
 フォトダイオード12は、後述する上部電極と、下部電極と、上部電極と下部電極との間に設けられた光電変換層とを有する。
[0029]
 画素には、ドレイン電極13dと、フォトダイオード12の下部電極とを接続するためのコンタクトホールCH1と、バイアス配線18とフォトダイオード12とを接続するためのコンタクトホールCH2が設けられている。
[0030]
 ここで、図4Aに、図3に示す画素のA-A線の断面図を示す。図4Aに示すように、ゲート配線11と一体化されたゲート電極13aが、基板101の上に形成されている。
[0031]
 基板101は、例えば、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板、又は樹脂基板等、絶縁性を有する基板である。
[0032]
 ゲート電極13a及びゲート配線11は、例えば、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、モリブデンナイトライド(MoN)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)等の金属、又はこれらの合金、若しくはこれら金属窒化物からなる。
[0033]
 本実施形態では、ゲート電極13a及びゲート配線11は、上層にタングステン(W)からなる金属膜、下層にタンタル(Ta)からなる金属膜が積層された積層構造を有する。この例において、タングステン(W)からなる金属膜の膜厚は約300nm、タンタル(Ta)からなる金属膜の膜厚は約30nmである。
[0034]
 ゲート絶縁膜102は、ゲート電極13aを覆うように基板101上に配置されている。ゲート絶縁膜102は、例えば、酸化ケイ素(SiOx)、窒化ケイ素(SiNx)、酸化窒化ケイ素(SiOxNy)(x>y)、窒化酸化ケイ素(SiNxOy)(x>y)等を用いてもよい。本実施形態では、ゲート絶縁膜102は、酸化ケイ素(SiOx)と、窒化ケイ素(SiNx)とが順に積層されて構成されている。この例において、酸化ケイ素(SiOx)の膜厚は約300nm、窒化ケイ素(SiNx)の膜厚は約50nmである。
[0035]
 ゲート絶縁膜102を介してゲート電極13aの上には、半導体活性層13bと、半導体活性層13bに接続されたソース電極13c及びドレイン電極13dとが配置されている。
[0036]
 半導体活性層13bは、ゲート絶縁膜102に接して形成されている。半導体活性層13bは、酸化物半導体からなる。酸化物半導体は、例えば、InGaO (ZnO) 、酸化マグネシウム亜鉛(MgxZn -xO)、酸化カドミウム亜鉛(CdxZn -xO)、酸化カドミウム(CdO)、又は、インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を所定の比率で含有するアモルファス酸化物半導体等を用いてもよい。本実施形態では、半導体活性層13bは、インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を所定の比率で含有する酸化物半導体からなり、その膜厚は約100nmである。
[0037]
 なお、TFT13の半導体活性層13bとして、インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を所定の比率で含有する酸化物半導体を用いることにより、TFT13のリーク電流を低減することができる。TFT13のリーク電流の低減によって、後述する光電変換層15のリーク電流も低減される。その結果、光電変換層15の量子効率が向上し、X線撮像装置100におけるX線の検出感度が向上する。
[0038]
 ソース電極13c及びドレイン電極13dは、半導体活性層13b及びゲート絶縁膜102に接して形成されている。ソース電極13cは、ソース配線10と一体化されている。
[0039]
 ソース電極13c及びドレイン電極13dは、同一層上に形成され、例えば、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)等の金属又はこれらの合金、若しくはこれら金属窒化物からなる。また、ソース電極13c及びドレイン電極13dの材料として、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を含むインジウム錫酸化物(ITSO)、酸化インジウム(In )、酸化錫(SnO )、酸化亜鉛(ZnO)、窒化チタン等の透光性を有する材料及びそれらを適宜組み合わせたものを用いてもよい。ソース電極13c及びドレイン電極13dは、例えば、複数の金属膜を積層したものであってもよい。
[0040]
 具体的には、ソース電極13c、ソース配線10、及びドレイン電極13dは、モリブデンナイトライド(MoN)からなる金属膜と、アルミニウム(Al)からなる金属膜と、モリブデンナイトライド(MoN)からなる金属膜とが、この順番で積層された積層構造を有する。上層と下層のモリブデンナイトライド(MoN)からなる金属膜の膜厚は約50nm、アルミニウム(Al)からなる金属膜は約300nmである。
[0041]
 ソース電極13c及びドレイン電極13dを覆うように、パッシベーション膜としての第1絶縁膜103と第2絶縁膜104とが積層されている。本実施形態において、第1絶縁膜103は、例えば、酸化ケイ素(SiO )で構成され、その膜厚は約300nmである。第2絶縁膜104は、例えば、窒化ケイ素(SiNx)で構成され、その膜厚は約200nmである。酸化ケイ素(SiO )は、水素の含有量が多い窒化ケイ素(SiNx)よりも、水素による酸化物半導体の還元に起因するTFT特性の劣化を防ぐ効果が大きい。また、窒化ケイ素(SiNx)は、酸化ケイ素(SiO )よりも密度が高いため、水(H O)やその他不純物の侵入を防ぎ、TFTの信頼性を向上させる効果が大きい。そのため、酸化ケイ素(SiO )と窒化ケイ素(SiNx)とを積層することによって、TFT特性の劣化防止とTFTの信頼性向上という2つの効果を奏することができる。
[0042]
 なお、この例では、パッシベーション膜は、第1絶縁膜103と第2絶縁膜104とが積層された構造であるが、1つの絶縁膜で構成されていてもよい。
[0043]
 ドレイン電極13dの上には、第2絶縁膜104と第1絶縁膜103とを貫通するコンタクトホールCH1が形成されている。
[0044]
 第2絶縁膜104の上には、コンタクトホールCH1においてドレイン電極13dと接続された下部電極14が形成されている。下部電極14は、例えば、チタン(Ti)、アルミニウム(Al)、チタン(Ti)を積層した積層構造を有する。上層、下層のチタン(Ti)の膜厚は約50nm、アルミニウム(Al)の膜厚は約300nmである。
[0045]
 下部電極14の上には、光電変換層15が形成されている。光電変換層15は、n型非晶質半導体層151、真性非晶質半導体層152と、p型非晶質半導体層153が順に積層されて構成される。
[0046]
 n型非晶質半導体層151は、n型不純物(例えば、リン)がドーピングされたアモルファスシリコンからなる。n型非晶質半導体層151の膜厚は約50nmである。
[0047]
 真性非晶質半導体層152は、真性のアモルファスシリコンからなる。真性非晶質半導体層152は、n型非晶質半導体層151に接して形成されている。真性非晶質半導体層の膜厚は約1.0μmである。
[0048]
 p型非晶質半導体層153は、p型不純物(例えば、ボロン)がドーピングされたアモルファスシリコンからなる。p型非晶質半導体層153は、真性非晶質半導体層152に接して形成されている。p型非晶質半導体層153のは膜厚は約10nmである。
[0049]
 p型非晶質半導体層153の上には、上部電極16が形成されている。上部電極16は、例えばITO(Indium Tin Oxide)からなり、その膜厚は約100nmである。
[0050]
 ここで、図4Aに示す下部電極14、光電変換層15、及び上部電極16のみを表した図を図4Bに示す。図4Bに示すように、下部電極14のX軸方向の端部14a、14bと、上部電極16のX軸方向の端部16a、16bは、光電変換層15のX軸方向の端部15a、15bよりも内側に配置されている。また、上部電極16の端部16a、16bは、下部電極14の端部14a、14bよりも内側に配置されている。つまり、本実施形態におけるフォトダイオード12は、光電変換層15の端部が、上部電極16と下部電極14の端部より外側となるように形成されている。
[0051]
 図4Aに戻り、p型非晶質半導体層153の上には、上部電極16を覆うように、絶縁膜17(以下、保護膜)が形成されている。保護膜17は、例えば窒化ケイ素(SiNx)からなる無機絶縁膜であり、その膜厚は約50nmである。
[0052]
 保護膜17を覆うように、第2絶縁膜104の上には、第3絶縁膜105が形成されている。第3絶縁膜105は、例えば、窒化ケイ素(SiNx)からなる無機絶縁膜であり、その膜厚は約300nmである。
[0053]
 第3絶縁膜105と保護膜17において、上部電極16と重なる位置にコンタクトホールCH2が形成されている。
[0054]
 第3絶縁膜105の上において、コンタクトホールCH2より外側に、第4絶縁膜106が形成されている。第4絶縁膜106は、例えばアクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂からなり、その膜厚は約3.0μmである。
[0055]
 第4絶縁膜106の上にはバイアス配線18が形成されている。バイアス配線18は、コンタクトホールCH2を介して上部電極16と接続されるとともに、制御部2(図1参照)と接続されている。バイアス配線18は、制御部2から入力されるバイアス電圧を上部電極16に印加する。
[0056]
 バイアス配線18は、第1バイアス配線層18aと第2バイアス配線層18bとが積層された積層構造を有する。第1バイアス配線層18aは、例えば、チタン(Ti)からなる金属膜と、アルミニウム(Al)からなる金属膜と、チタン(Ti)からなる金属膜とを順に積層した積層構造を有する。上層、下層のチタン(Ti)の膜厚は約50nmであり、アルミニウム(Al)の膜厚は約600nmである。第2バイアス配線層18bは、例えば、ITOからなり、その膜厚は約100nmである。
[0057]
 第4絶縁膜106の上には、バイアス配線18を覆うように第5絶縁膜107が形成されている。第5絶縁膜107は、例えば窒化ケイ素(SiNx)からなる無機絶縁膜であり、その膜厚は約200nmである。
[0058]
 第5絶縁膜107の上には、第6絶縁膜108が形成されている。第6絶縁膜108は、例えば、アクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂からなり、その膜厚は約3.0μmである。
[0059]
 (撮像パネル1の製造方法)
 次に、撮像パネル1の製造方法について説明する。図5A~図5Oは、撮像パネル1の各製造工程における画素のA-A線(図3)の断面図である。
[0060]
 図5Aに示すように、基板101の上に、既知の方法により、ゲート絶縁膜102とTFT13を形成し、TFT13を覆うように、例えば、プラズマCVD法を用い、酸化ケイ素(SiO2)からなる第1絶縁膜103を成膜する(図5A参照)。
[0061]
 続いて、例えば、プラズマCVD法を用い、第1絶縁膜103の上に、窒化ケイ素(SiNx)からなる第2絶縁膜104を成膜する(図5B参照)。
[0062]
 次に、基板101の全面に350℃程度の熱処理を加え、フォトリソグラフィ法及びウェットエッチングを行い、第1絶縁膜103と第2絶縁膜104とをパターンニングして、ドレイン電極13dの上に、第1絶縁膜103と第2絶縁膜104とを貫通するコンタクトホールCH1を形成する(図5C参照)。
[0063]
 続いて、第2絶縁膜104の上に、例えば、スパッタリング法により、チタン(Ti)と、アルミニウム(Al)と、チタン(Ti)が順に積層された金属膜140を形成する(図5D参照)。
[0064]
 そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜140をパターンニングする。これにより、第2絶縁膜104の上に、コンタクトホールCH1を介してドレイン電極13dと接続された下部電極14が形成される(図5E参照)。
[0065]
 次に、第2絶縁膜104の上に、下部電極14を覆うように、例えば、プラズマCVD法により、n型非晶質半導体層151、真性非晶質半導体層152、p型非晶質半導体層153の順に成膜する。そして、p型非晶質半導体層153の上に、例えば、ITOからなる透明導電膜160を成膜し、透明導電膜160の上にレジスト200を塗布する(図5F参照)。このとき、レジスト200は、レジスト200のX軸方向の端部が下部電極14のX軸方向の端部よりも内側となるように形成される。
[0066]
 その後、フォトリソグラフィ法及びドライエッチングを行い、透明導電膜160をパターンニングする。これにより、p型非晶質半導体層153の上に、上部電極16が形成される(図5G参照)。このとき、上部電極16の端部は、下部電極14の端部よりも内側に配置される。
[0067]
 続いて、例えば、プラズマCVD法により、p型非晶質半導体層153の上に、上部電極16を覆うように、窒化ケイ素(SiNx)からなる絶縁膜170を成膜し、絶縁膜170の上にレジスト210を塗布する(図5H参照)。このとき、レジスト210は、そのX軸方向端部が、下部電極14のX軸方向の端部より外側となるように形成される。
[0068]
 そして、フォトリソグラフィ法及びドライエッチングを行うことにより、絶縁膜170、n型非晶質半導体層151、真性非晶質半導体層152、及びp型非晶質半導体層153をパターンニングする。これにより、光電変換層15と保護膜17が形成され、下部電極14、光電変換層15、及び上部電極16からなるフォトダイオード12が形成される(図5I参照)。このとき、光電変換層15及び保護膜17のX軸方向の端部は、下部電極14及び上部電極16のX軸方向の端部より外側に配置される。なお、光電変換層15のX軸方向の端部から上部電極16のX軸方向の端部までは約2.0μm程度離れていることが好ましい。
[0069]
 続いて、光電変換層15のリーク電流を抑制するため、図5Iにおいて、レジスト210を設けた状態で、保護膜17及び光電変換層15の表面にフッ化水素を用いた還元処理を行う。このとき、上部電極16は、保護膜17に覆われているため、フッ化水素を用いた還元処理を行っても、上部電極16はフッ化水素に曝されない。そのため、フッ化水素を用いた還元処理によって、光電変換層15の側面に、上部電極16が溶解した金属イオンが付着しない。
[0070]
 次に、レジスト210を剥離し、第2絶縁膜104の上において、保護膜17を覆うように、例えば、プラズマCVD法により、窒化ケイ素(SiNx)からなる第3絶縁膜105を形成する(図5J参照)。
[0071]
 そして、フォトリソグラフィ法及びウェットエッチングを行い、上部電極16の上において、第3絶縁膜105及び保護膜17を貫通するコンタクトホールCH2を形成する(図5K参照)。
[0072]
 続いて、第3絶縁膜105の上に、例えば、スリットコーティング法により、アクリル系樹脂又はシロキサン系樹脂からなる第4絶縁膜106を形成する。そして、フォトリソグラフィ法により、コンタクトホールCH2の上に、第4絶縁膜106の開口106hを形成する(図5L参照)。
[0073]
 次に、第4絶縁膜106の上に、例えば、スパッタリング法により、チタン(Ti)と、アルミニウム(Al)と、チタン(Ti)とを順に積層した第1バイアス配線層181を形成する。その後、第1バイアス配線層181の上に、ITOからなる第2バイアス配線層182を形成する(図5M参照)。
[0074]
 そして、フォトリソグラフィ法及びウェットエッチングを行い、第1バイアス配線層181と第2バイアス配線層182とをパターンニングする。これにより、コンタクトホールCH2を介して上部電極16と接続されたバイアス配線18(18a,18b)が形成される(図5N参照)。
[0075]
 続いて、第4絶縁膜106の上に、バイアス配線18を覆うように、例えば、プラズマCVD法により、窒化ケイ素(SiN)からなる第5絶縁膜107を成膜する。その後、第5絶縁膜107の上に、例えば、スリットコーティング法により、アクリル系樹脂又はシロキサン系樹脂からなる第6絶縁膜108を形成する(図5O参照)。これにより、撮像パネル1が形成される。
[0076]
 以上が、本実施形態における撮像パネル1の製造方法である。上述したように、撮像パネル1は、下部電極14の端部が、光電変換層15の端部よりも内側に配置されるように形成される。そして、下部電極14とTFT13とは、光電変換層15が設けられた領域において、パッシベーション膜としての第1絶縁膜103と第2絶縁膜104に形成されたコンタクトホールCH1を介して接続されている。そのため、下部電極14の端部が光電変換層15の端部よりも外側に配置され、下部電極14とTFT13とが光電変換層15の端部よりも外側で接続される場合と比べ、第1絶縁膜103及び第2絶縁膜104とは別に、光電変換層15とTFT13との間にパッシベーション膜を設ける必要がなく、パッシベーション膜を形成する工程を削減できる。
[0077]
 また、撮像パネル1は、上部電極16の端部が、光電変換層15の端部よりも内側に配置されている。上述した実施形態では、図5Eの工程において上部電極16を形成した後、図5Hの工程で、同じレジスト210を用いて上部電極16を覆う絶縁膜170と、n型非晶質半導体層151、真性非晶質半導体層152、及びp型非晶質半導体層153とをエッチングするため、上部電極16の金属イオンが光電変換層15の表面に付着しない。また、図5Iの工程において、光電変換層15を形成後、フッ化水素を用いた還元処理を光電変換層15の表面に施しても、上部電極16がフッ化水素に曝されず、光電変換層15に上部電極16の金属イオンが付着しない。よって、光電変換層15の側面に金属汚染が生じず、光電変換層15のリーク電流を抑制することができる。
[0078]
 また、光電変換層15の端部には、下部電極14の影響により段差が生じる。この段差の影響により、光電変換層15の上層に設けられたp型非晶質半導体層153の結晶性が不均一となり、この段差部分に電荷がトラップされて欠陥準位が増えてしまう。よって、上部電極16の端部を下部電極14の端部よりも内側に配置することにより、光電変換層15に生じる段差の影響を受けにくく、上部電極と光電変換層15とを確実に接続することができる。
[0079]
 (X線撮像装置100の動作)
 ここで、図1に示すX線撮像装置100の動作について説明しておく。まず、X線源3からX線が照射される。このとき、制御部2は、バイアス配線18(図3等参照)に所定の電圧(バイアス電圧)を印加する。X線源3から照射されたX線は、被写体Sを透過し、シンチレータ1Aに入射する。シンチレータ1Aに入射したX線は蛍光(シンチレーション光)に変換され、撮像パネル1にシンチレーション光が入射する。撮像パネル1における各画素に設けられたフォトダイオード12にシンチレーション光が入射すると、フォトダイオード12により、シンチレーション光の光量に応じた電荷に変化される。フォトダイオード12によって変換された電荷に応じた信号は、ゲート制御部2Aからゲート配線11を介して出力されるゲート電圧(プラスの電圧)によってTFT13(図2等参照)がON状態となっているときに、ソース配線10を通じて信号読出部2B(図2等参照)により読み出される。そして、読み出された信号に応じたX線画像が、制御部2において生成される。
[0080]
 以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。以下、本発明の変形例について説明する。
[0081]
 (1)上述した実施形態では、光電変換層15の上に、上部電極16を覆う保護膜17を設ける例を説明したが、撮像パネル1は、保護膜17が設けられていない構成であってもよい。保護膜17によって、上部電極16がフッ化水素に曝されず、光電変換層15のリーク電流を抑制することができる。しかしながら、保護膜17が設けられていない構成であっても、第1絶縁膜103及び第2絶縁膜104とは別に、光電変換層15とTFT13との間にパッシベーション膜を設ける必要がなく、パッシベーション膜を形成する工程を削減できる。
[0082]
 (2)上述した実施形態では、下部電極14だけでなく上部電極16の端部も光電変換層15の端部より内側に配置される例を説明したが、少なくとも下部電極14の端部が光電変換層15の端部より内側に配置されていればよい。例えば、上部電極16の端部が光電変換層15の端部と略同じ位置に配置されている場合であっても、下部電極14の端部が光電変換層15の端部より内側に配置されることで、第1絶縁膜103及び第2絶縁膜104とは別に、光電変換層15とTFT13との間にパッシベーション膜を設ける必要がなく、パッシベーション膜を形成する工程を削減できる。

請求の範囲

[請求項1]
 被写体を通過したX線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、
 基板と、
 前記基板上に形成された薄膜トランジスタと、
 前記薄膜トランジスタを覆うパッシベーション膜と、
 前記パッシベーション膜の上に設けられ、前記薄膜トランジスタと接続された下部電極と、
 前記パッシベーション膜と前記下部電極の上に設けられ、前記シンチレーション光を電荷に変換する光電変換層と、
 前記光電変換層の上に設けられた上部電極と、を備え、
 前記下部電極の端部は、前記光電変換層の端部よりも内側に配置され、
 前記下部電極と前記薄膜トランジスタは、前記光電変換層が設けられた領域において、前記パッシベーション膜に形成されたコンタクトホールを介して接続されている、撮像パネル。
[請求項2]
 前記上部電極の端部は、前記下部電極の端部より内側に配置されている、請求項1に記載の撮像パネル。
[請求項3]
 前記光電変換層の上において、前記上部電極を覆う保護膜をさらに備え、
 前記保護膜の端部は、前記光電変換層の端部と略同じ位置に配置されている、請求項1又は2に記載の撮像パネル。
[請求項4]
 被写体を通過したX線から得られたシンチレーション光に基づいて画像を生成する撮像パネルの製造方法であって、
 基板上に薄膜トランジスタを形成する工程と、
 前記薄膜トランジスタの上にパッシベーション膜を形成する工程と、
 前記薄膜トランジスタのドレイン電極の上に、前記パッシベーション膜を貫通するコンタクトホールを形成する工程と、
 前記パッシベーション膜の上に、前記コンタクトホールを介して前記ドレイン電極と接続された下部電極を形成する工程と、
 前記パッシベーション膜と前記下部電極の上に、第1の導電型を有する第1の半導体層と、真性非晶質半導体層と、前記第1の導電型と反対の第2の導電型を有する第2の半導体層とを順に形成する工程と、
 前記第2の半導体層の上に上部電極を形成する工程と、
 前記第1の半導体層と前記真性非晶質半導体層と前記第2の半導体層とをエッチングして光電変換層を形成する工程と、を含み、
 前記光電変換層を形成する工程において、前記下部電極の端部が前記光電変換層の端部よりも内側となるように前記エッチングを行い、
 前記コンタクトホールは、前記光電変換層の端部より内側に形成されている、製造方法。
[請求項5]
 前記光電変換層を形成する工程において、前記上部電極の端部が前記光電変換層の端部よりも内側となるように前記エッチングを行い、その後、前記光電変換層の表面に、フッ化水素を用いた還元処理を施す工程をさらに含む、請求項4に記載の製造方法。
[請求項6]
 前記光電変換層の上に、前記上部電極を覆う保護膜を形成する工程をさらに含む、請求項4または5に記載の製造方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4A]

[ 図 4B]

[ 図 5A]

[ 図 5B]

[ 図 5C]

[ 図 5D]

[ 図 5E]

[ 図 5F]

[ 図 5G]

[ 図 5H]

[ 図 5I]

[ 図 5J]

[ 図 5K]

[ 図 5L]

[ 図 5M]

[ 図 5N]

[ 図 5O]