このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018181237) 半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/181237 国際出願番号: PCT/JP2018/012280
国際公開日: 04.10.2018 国際出願日: 27.03.2018
IPC:
H01L 21/338 (2006.01) ,H01L 21/337 (2006.01) ,H01L 29/778 (2006.01) ,H01L 29/808 (2006.01) ,H01L 29/812 (2006.01)
[IPC code unknown for H01L 21/338][IPC code unknown for H01L 21/337][IPC code unknown for H01L 29/778][IPC code unknown for H01L 29/808][IPC code unknown for H01L 29/812]
出願人:
パナソニックIPマネジメント株式会社 PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 大阪府大阪市中央区城見2丁目1番61号 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207, JP
発明者:
鈴木 朝実良 SUZUKI, Asamira; --
上野 弘明 UENO, Hiroaki; --
石田 秀俊 ISHIDA, Hidetoshi; --
代理人:
特許業務法人北斗特許事務所 HOKUTO PATENT ATTORNEYS OFFICE; 大阪府大阪市北区梅田1‐12‐17 梅田スクエアビル9F Umeda Square Bldg., 9F., 1-12-17, Umeda, Kita-ku, Osaka-shi, Osaka 5300001, JP
優先権情報:
2017-07270431.03.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置
要約:
(EN) The present invention addresses the problem of providing a semiconductor device which is able to have a lower resistance. A semiconductor device (1) according to the present invention is provided with a substrate (2), a semiconductor unit (3), a first electrode (4) and a second electrode (5). The substrate (2) has a first surface (21) and a second surface (22), which are positioned opposite to each other in the thickness direction (D3) of the substrate (2). The semiconductor unit (3) is provided on the first surface (21) of the substrate (2). The semiconductor unit (3) has a heterojunction (35) of a first compound semiconductor unit (31) and a second compound semiconductor unit (32), said heterojunction (35) intersecting with a first direction (D1) that is along the first surface (21) of the substrate (2). The first electrode (4) and the second electrode (5) are respectively arranged on a first end face (301) and a second end face (302) of the semiconductor unit (3) in a second direction (D2) that is along the first surface (21) of the substrate (2) and the heterojunction (35), and are electrically connected to the heterojunction (35).
(FR) La présente invention aborde le problème de la réalisation d'un dispositif semiconducteur qui est apte à présenter une résistance plus faible. La solution selon la présente invention porte sur un dispositif semiconducteur (1) pourvu d'un substrat (2), d'une unité en semiconducteur (3), d'une première électrode (4) et d'une deuxième électrode (5). Le substrat (2) présente une première surface (21) et une deuxième surface (22), qui sont positionnées à l'opposé l'une de l'autre dans le sens de l'épaisseur (D3) du substrat (2). L'unité en semiconducteur (3) est disposée sur la première surface (21) du substrat (2). L'unité en semiconducteur (3) possède une hétérojonction (35) d'une première unité en semiconducteur composée (31) et d'une deuxième unité en semiconducteur composite (32), ladite hétérojonction (35) croisant une première direction (D1) qui se trouve le long de la première surface (21) du substrat (2). La première électrode (4) et la deuxième électrode (5) sont respectivement disposées sur une première face d'extrémité (301) et une deuxième face d'extrémité (302) de l'unité en semiconducteur (3) dans une deuxième direction (D2) qui se trouve le long de la première surface (21) du substrat (2) et de l'hétérojonction (35), et sont reliées électriquement à l'hétérojonction (35).
(JA) 本発明の課題は、低抵抗化を図ることが可能な半導体装置を提供することである。半導体装置(1)は、基板(2)と、半導体部(3)と、第1電極(4)及び第2電極(5)と、を備える。基板(2)は、基板(2)の厚さ方向(D3)において互いに反対側にある第1面(21)及び第2面(22)を有する。半導体部(3)は、基板(2)の第1面(21)上に設けられている。半導体部(3)は、第1化合物半導体部(31)と第2化合物半導体部(32)とのヘテロ接合(35)であって基板(2)の第1面(21)に沿った第1方向(D1)に交差するヘテロ接合(35)を有する。第1電極(4)及び第2電極(5)は、基板(2)の第1面(21)に沿ってかつヘテロ接合(35)に沿った第2方向(D2)において半導体部(3)の第1端面(301)及び第2端面(302)のそれぞれに配置されており、ヘテロ接合(35)に電気的に接続されている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)