WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018180968) アクティブマトリクス基板および液晶表示パネル
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/180968 国際出願番号: PCT/JP2018/011652
国際公開日: 04.10.2018 国際出願日: 23.03.2018
IPC:
G02F 1/1368 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
136
半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362
アクティブマトリックスセル
1368
スイッチング素子が三端子の素子であるもの
G 物理学
09
教育;暗号方法;表示;広告;シール
F
表示;広告;サイン;ラベルまたはネームプレート;シール
9
情報が個別素子の選択または組合わせによって支持体上に形成される可変情報用の指示装置
30
必要な文字が個々の要素を組み合わせることによって形成されるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人: SHARP KABUSHIKI KAISHA[JP/JP]; 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
発明者: SUZUKI Masahiko; --
KITAGAWA Hideki; --
KIKUCHI Tetsuo; --
ITOH Toshikatsu; --
NISHIMIYA Setsuji; --
UEDA Teruyuki; --
HARA Kengo; --
IMAI Hajime; --
DAITOH Tohru; --
代理人: OKUDA Seiji; JP
優先権情報:
2017-06849430.03.2017JP
発明の名称: (EN) ACTIVE MATRIX SUBSTRATE AND LIQUID CRYSTAL DISPLAY PANEL
(FR) SUBSTRAT DE MATRICE ACTIVE ET PANNEAU D'AFFICHAGE À CRISTAUX LIQUIDES
(JA) アクティブマトリクス基板および液晶表示パネル
要約:
(EN) The active matrix substrate according to an embodiment of the present invention is provided with: a plurality of thin film transistors supported by a substrate; and an inorganic insulating layer covering the thin film transistors. Each of the thin film transistors has a gate electrode, oxide semiconductor layer, gate insulating layer, source electrode, and drain electrode. The gate insulating layer and/or inorganic insulating layer is a laminated insulating layer having a laminated structure including a silicon oxide layer and a silicon nitride layer. The laminated insulating layer also includes an intermediate layer that is provided between the silicon oxide layer and the silicon nitride layer, said intermediate layer having a refractive index nC, which is higher than a refractive index nA of the silicon oxide layer and lower than a refractive index nB of the silicon nitride layer.
(FR) Selon un mode de réalisation de la présente invention, le substrat de matrice active comporte : une pluralité de transistors en couches minces maintenus par un substrat ; et une couche isolante inorganique recouvrant les transistors en couches minces. Chacun des transistors en couches minces a une électrode de grille, une couche semi-conductrice d'oxyde, une couche d'isolation de grille, une électrode de source et une électrode de drain. La couche d'isolation de grille et/ou la couche isolante inorganique est une couche isolante stratifiée ayant une structure stratifiée comprenant une couche d'oxyde de silicium et une couche de nitrure de silicium. La couche isolante stratifiée comprend également une couche intermédiaire qui est disposée entre la couche d'oxyde de silicium et la couche de nitrure de silicium, ladite couche intermédiaire ayant un indice de réfraction nC , qui est supérieure à un indice de réfraction nA de la couche d'oxyde de silicium et inférieure à un indice de réfraction nB de la couche de nitrure de silicium.
(JA) 本発明の実施形態によるアクティブマトリクス基板は、基板に支持された複数の薄膜トランジスタと、複数の薄膜トランジスタを覆う無機絶縁層とを備える。各薄膜トランジスタは、ゲート電極、酸化物半導体層、ゲート絶縁層、ソース電極およびドレイン電極を有する。ゲート絶縁層および無機絶縁層のうちの少なくとも一方は、酸化シリコン層および窒化シリコン層を含む積層構造を有する積層絶縁層である。積層絶縁層は、酸化シリコン層と窒化シリコン層との間に設けられた中間層であって、酸化シリコン層の屈折率nAよりも高く、且つ、窒化シリコン層の屈折率nBよりも低い屈折率nCを有する中間層をさらに含む。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)