このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018180235) 半導体パッケージ装置、およびその製造方法
国際事務局に記録されている最新の書誌情報第三者情報を提供

国際公開番号: WO/2018/180235 国際出願番号: PCT/JP2018/008270
国際公開日: 04.10.2018 国際出願日: 05.03.2018
IPC:
H01L 25/04 (2014.01) ,H01L 21/56 (2006.01) ,H01L 23/28 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/10 (2006.01) ,H01L 25/11 (2006.01) ,H01L 25/18 (2006.01) ,H05K 1/18 (2006.01) ,H05K 3/28 (2006.01) ,H05K 3/36 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
56
封緘,例.封緘層,被覆
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
28
封緘,例.封緘層,被覆
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
07
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
10
個別の容器をもつ装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
10
個別の容器をもつ装置
11
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
H 電気
05
他に分類されない電気技術
K
印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
1
印刷回路
18
印刷によらない電気部品と構造的に結合した印刷回路
H 電気
05
他に分類されない電気技術
K
印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3
印刷回路を製造するための装置または方法
22
印刷回路の2次的処理
28
非金属質の保護被覆を施すこと
H 電気
05
他に分類されない電気技術
K
印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3
印刷回路を製造するための装置または方法
36
印刷回路と他の印刷回路の組み合わせ
出願人:
日本電産株式会社 NIDEC CORPORATION [JP/JP]; 京都府京都市南区久世殿城町338番地 338 Kuzetonoshiro-cho, Minami-ku, Kyoto-shi, Kyoto 6018205, JP
発明者:
細美 英一 HOSOMI,Eiichi; JP
優先権情報:
2017-06490929.03.2017JP
発明の名称: (EN) SEMICONDUCTOR PACKAGE DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) DISPOSITIF DE BOÎTIER SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体パッケージ装置、およびその製造方法
要約:
(EN) Provided is a semiconductor package device comprising: a wiring layer that has an insulative section and a conductive section; a plurality of semiconductor packages disposed in contact with the upper surface of the wiring layer; and a resin section for sealing the semiconductor packages.
(FR) L'invention concerne un dispositif de boîtier semi-conducteur comprenant : une couche de câblage qui a une section isolante et une section conductrice; une pluralité de boîtiers semi-conducteurs disposés en contact avec la surface supérieure de la couche de câblage ; et une section de résine pour sceller les boîtiers semi-conducteurs.
(JA) 【解決手段】絶縁部と導電部を有する配線層と、前記配線層の上面に接して配置される複数の半導体パッケージと、前記半導体パッケージを封止する樹脂部と、を備える、半導体パッケージ装置としている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)