WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018179377) フレキシブル基板の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/179377 国際出願番号: PCT/JP2017/013720
国際公開日: 04.10.2018 国際出願日: 31.03.2017
予備審査請求日: 17.11.2017
IPC:
H01L 21/20 (2006.01) ,H01L 21/203 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
203
物理的析出を用いるもの,例.真空蒸着,スパッタリング
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人: UNIVERSITY OF THE RYUKYUS[JP/JP]; 1 Aza Senbaru, Nishihara-cho, Nakagami-gun, Okinawa 9030213, JP
GIGAPHOTON INC.[JP/JP]; 400, Oaza Yokokurashinden, Oyama-shi, Tochigi 3238558, JP
発明者: OKADA, Tatsuya; JP
NOGUCHI, Takashi; JP
NODA, Kanji; JP
代理人: OKUBO, Hideto; JP
優先権情報:
発明の名称: (EN) MANUFACTURING METHOD FOR FLEXIBLE SUBSTRATE
(FR) PROCÉDÉ DE FABRICATION D'UN SUBSTRAT SOUPLE
(JA) フレキシブル基板の製造方法
要約:
(EN) The present invention pertains to a manufacturing method for a heat-resistant flexible substrate that is easily used for transistor formation. This manufacturing method comprises: a step (step S102) for forming a titanium layer 30 on a substrate 20 by a sputtering method; a step (step S103) for forming, on the titanium layer 30, a buffer layer 40 constituted by including a ZnS-SiO2 film, a SiOx film, or a SiNx film, by the sputtering method; a step (step S105) for forming, on the buffer layer 40, an amorphous silicon layer 60 by the sputtering method; and a step (step S106) for performing laser annealing treatment on the amorphous silicon layer 60 with the surface temperature of the amorphous silicon layer 60 being in a range of 1600-2000 K.
(FR) La présente invention concerne un procédé de fabrication d'un substrat souple résistant à la chaleur qui est facilement utilisé dans la formation de transistors. Ce procédé de fabrication comprend : une étape (étape S102) de formation d'une couche de titane (30) sur un substrat (20) au moyen d'un procédé de pulvérisation ; une étape (étape S103) de formation, sur la couche de titane (30), d'une couche tampon (40) constituée en incluant un film ZnS-SiO2, un film SiOx, ou un film SiNx, au moyen du procédé de pulvérisation ; une étape (étape S105) de formation, sur la couche tampon (40), d'une couche de silicium amorphe (60) au moyen du procédé de pulvérisation ; et une étape (étape S106) de réalisation d'un traitement de recuit au laser sur la couche de silicium amorphe (60), la température de surface de la couche de silicium amorphe (60) étant dans une plage de 1600 à 2000 K.
(JA) 本発明は、トランジスタ形成に利用しやすい耐熱性のフレキシブル基板の製造方法であり、その製造方法は、基材20上に、スパッタリング法により、チタン層30を形成するステップ(ステップS102)と、チタン層30上に、スパッタリング法により、ZnS-SiO2膜、SiOx膜またはSiNx膜を含んで構成されるバッファ層40を形成するステップ(ステップS103)と、バッファ層40上に、スパッタリング法により、アモルファスシリコン層60を形成するステップ(ステップS105)と、アモルファスシリコン層60の表面温度が1600K以上であって2000Kを超えない範囲でアモルファスシリコン層60にレーザーアニール処理を施すステップ(ステップS106)と、からなる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)