このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018168984) アクティブマトリクス基板および表示装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/168984 国際出願番号: PCT/JP2018/010132
国際公開日: 20.09.2018 国際出願日: 15.03.2018
IPC:
G09F 9/30 (2006.01) ,G02F 1/1368 (2006.01) ,H01L 29/786 (2006.01)
G 物理学
09
教育;暗号方法;表示;広告;シール
F
表示;広告;サイン;ラベルまたはネームプレート;シール
9
情報が個別素子の選択または組合わせによって支持体上に形成される可変情報用の指示装置
30
必要な文字が個々の要素を組み合わせることによって形成されるもの
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
136
半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362
アクティブマトリックスセル
1368
スイッチング素子が三端子の素子であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
発明者:
齊藤 裕一 SAITOH Yuhichi; --
代理人:
西澤 和純 NISHIZAWA Kazuyoshi; JP
三木 雅夫 MIKI Masao; JP
野村 進 NOMURA Susumu; JP
覚田 功二 KAKUTA Kouji; JP
優先権情報:
2017-05369917.03.2017JP
発明の名称: (EN) ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE
(FR) SUBSTRAT À MATRICE ACTIVE ET DISPOSITIF D'AFFICHAGE
(JA) アクティブマトリクス基板および表示装置
要約:
(EN) An active matrix substrate according to an aspect of the present invention is provided with: a pixel unit having a plurality of gate lines, a plurality of source lines, and a plurality of pixel electrodes; and a division switch circuit for dividing a signal from a source driver and supplying the divided signals to the plurality of source lines, wherein the pixel unit is provided with a first TFT including a first oxide semiconductor layer, the division switch circuit is provided with a second TFT including a second oxide semiconductor layer and a third oxide semiconductor layer, and the third oxide semiconductor layer covers at least a portion of an upper surface and a portion of an end face of the second oxide semiconductor layer.
(FR) Un substrat à matrice active selon un aspect de la présente invention comprend : une unité de pixels ayant une pluralité de lignes de grille, une pluralité de lignes de source, et une pluralité d'électrodes de pixels; et un circuit de commutation de division pour diviser un signal provenant d'un pilote de source et fournir les signaux divisés à la pluralité de lignes de source, l'unité de pixels étant pourvue d'un premier transistor à couches minces comprenant une première couche semi-conductrice d'oxyde, le circuit de commutation de division étant pourvu d'un second transistor à couches minces comprenant une seconde couche semi-conductrice d'oxyde et une troisième couche semi-conductrice d'oxyde, la troisième couche semi-conductrice d'oxyde recouvrant au moins une partie d'une surface supérieure et une partie d'une face d'extrémité de la seconde couche semi-conductrice d'oxyde.
(JA) 本発明の一態様によるアクティブマトリクス基板は、複数のゲート線および複数のソース線と複数の画素電極とを有する画素部と、ソースドライバーからの信号を分割して複数のソース線に供給する分割スイッチ回路と、を備え、画素部は、第1酸化物半導体層を含む第1TFTを備え、分割スイッチ回路は、第2酸化物半導体層と第3酸化物半導体層を含む第2TFTを備え、第3酸化物半導体層は、少なくとも第2酸化物半導体層の上面の一部および端面の一部を覆っている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)