WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018168211) 情報処理装置、情報処理方法及びプログラム
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/168211 国際出願番号: PCT/JP2018/002091
国際公開日: 20.09.2018 国際出願日: 24.01.2018
IPC:
G06F 17/50 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
17
特定の機能に特に適合したデジタル計算またはデータ処理の装置または方法
50
計算機利用設計
出願人: FUJITSU LIMITED[JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
発明者: TOMITA, Yoshinori; JP
代理人: MUKOUYAMA Naoki; JP
優先権情報:
2017-04899914.03.2017JP
発明の名称: (EN) INFORMATION PROCESSING DEVICE, INFORMATION PROCESSING METHOD, AND PROGRAM
(FR) DISPOSITIF DE TRAITEMENT D'INFORMATIONS, PROCÉDÉ DE TRAITEMENT D'INFORMATIONS ET PROGRAMME
(JA) 情報処理装置、情報処理方法及びプログラム
要約:
(EN) [Problem] To allow automated interface circuit synthesis with which, while preventing an increase in circuit area, it is possible to improve performance. [Solution] Provided is an information processing device, comprising: a high level synthesis unit which high level synthesizes a circuit module which executes a process of a task A on the basis of an input description and a circuit module which accepts output data of the task A and executes a process of a task B; and an interface circuit synthesis unit which, on the basis of write trace data and read trace data which relate to an interface circuit, synthesizes an interface circuit between the circuit modules. If, when synthesizing the interface circuit, the minimum execution commencement gap of the interface circuit which has been derived on the basis of the write trace data and the read trace data is greater than the minimum execution commencement gap of the circuit modules, a storage element is provided which is separate from a memory which is internal to the interface circuit and the interface circuit execution commencement gap is shortened.
(FR) La présente invention a pour objet de permettre une synthèse de circuit d'interface automatisée avec laquelle, tout en empêchant une augmentation de la surface du circuit, il est possible d'améliorer les performances. À cet effet, l’invention porte sur un dispositif de traitement d'informations, comprenant : une unité de synthèse de haut niveau qui effectue une synthèse de haut niveau d'un module de circuit qui exécute un processus d'une tâche A sur la base d'une description d'entrée et d'un module de circuit qui accepte des données de sortie de la tâche A et exécute un processus d'une tâche B ; et une unité de synthèse de circuit d'interface qui, sur la base de données de trace d'écriture et de données de trace de lecture qui se rapportent à un circuit d'interface, effectue une synthèse d'un circuit d'interface entre les modules de circuit. Si, lors de la synthèse du circuit d'interface, l'intervalle de début d'exécution minimum du circuit d'interface qui a été déduit sur la base des données de trace d'écriture et des données de trace lues est supérieur à l'intervalle de début d'exécution minimal des modules de circuit, il est prévu un élément de stockage qui est séparé d'une mémoire qui est interne au circuit d'interface et l'intervalle de commencement d'exécution de circuit d'interface est raccourci.
(JA) 【課題】回路面積の増加を抑えつつ性能を向上できるインターフェイス回路を自動合成できるようにする。 【解決手段】入力記述に基づいてタスクAの処理を実行する回路モジュール、及びタスクAの出力データを受けてタスクBの処理を実行する回路モジュールを高位合成する高位合成部と、インターフェイス回路に係るライトトレースデータ及びリードトレースデータに基づいて回路モジュール間のインターフェイス回路を合成するインターフェイス回路合成部とを有し、インターフェイス回路を合成する際、ライトトレースデータ及びリードトレースデータに基づいて求めたインターフェイス回路の最小の実行開始間隔が、回路モジュールの最小の実行開始間隔よりも大きい場合、インターフェイス回路内メモリとは別の記憶素子を設けてインターフェイス回路の実行開始間隔を短縮する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)