WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018163997) アクティブマトリクス基板およびその製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/163997 国際出願番号: PCT/JP2018/008062
国際公開日: 13.09.2018 国際出願日: 02.03.2018
IPC:
H01L 29/786 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/336 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
G 物理学
09
教育;暗号方法;表示;広告;シール
F
表示;広告;サイン;ラベルまたはネームプレート;シール
9
情報が個別素子の選択または組合わせによって支持体上に形成される可変情報用の指示装置
30
必要な文字が個々の要素を組み合わせることによって形成されるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
出願人: SHARP KABUSHIKI KAISHA[JP/JP]; 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
発明者: ODA Akihiro; --
TAKEDA Yujiro; --
MURASHIGE Shogo; --
MATSUKIZONO Hiroshi; --
代理人: OKUDA Seiji; JP
優先権情報:
2017-04464309.03.2017JP
発明の名称: (EN) ACTIVE MATRIX SUBSTRATE AND METHOD FOR PRODUCING SAME
(FR) SUBSTRAT DE MATRICE ACTIVE ET PROCÉDÉ DE PRODUCTION DE CELUI-CI
(JA) アクティブマトリクス基板およびその製造方法
要約:
(EN) This active matrix substrate is provided with a substrate (1), a peripheral circuit which comprises a plurality of first TFTs 10, and a plurality of second TFTs (20). Each one of the first and second TFTs (10, 20) comprises: gate electrodes (3A, 3B); a gate insulating layer (5); oxide semiconductor layers (7A, 7B) which comprise channel regions (7Ac, 7Bc), and source contact regions (7As, 7Bs) and drain contact regions (7Ad, 7Bd) that are on both sides of the channel regions (7Ac, 7Bc); source electrodes (8A, 8B) which are in contact with the source contact regions; and drain electrodes (9A, 9B) which are in contact with the drain contact regions. The oxide semiconductor layers of the first TFTs and the second TFTs are formed from a same oxide semiconductor film; and the carrier concentration in the channel region (7Ac) of each first TFT is higher than the carrier concentration in the channel region (7Bc) of each second TFT.
(FR) Selon l'invention, un substrat de matrice active est pourvu d'un substrat (1), d'un circuit périphérique qui comprend une pluralité de premiers TFT (10), et d'une pluralité de deuxièmes TFT (20). Chacun des premiers et deuxièmes TFT (10, 20) comprend : des électrodes de grille (3A, 3B) ; une couche d'isolation de grille (5) ; des couches semi-conductrices d'oxyde (7A, 7B) qui comprennent des régions de canal (7Ac, 7Bc), et des régions de contact de source (7As, 7Bs) et des régions de contact de drain (7Ad, 7Bd) qui sont des deux côtés des régions de canal (7Ac, 7Bc) ; des électrodes de source (8A, 8B) qui sont en contact avec les régions de contact de source ; et des électrodes de drain (9A, 9B) qui sont en contact avec les régions de contact de drain. Les couches semi-conductrices d'oxyde des premiers TFT et des deuxièmes TFT sont formées à partir d'un même film d'oxyde semi-conducteur ; et la concentration en porteurs dans la région de canal (7Ac) de chaque premier TFT est supérieure à la concentration en porteurs dans la région de canal (7Bc) de chaque deuxième TFT.
(JA) アクティブマトリクス基板は、基板(1)と、複数の第1のTFT10を含む周辺回路と、複数の第2のTFT(20)とを備え、第1および第2のTFT(10、20)のそれぞれは、ゲート電極(3A、3B)と、ゲート絶縁層(5)と、チャネル領域(7Ac、7Bc)、およびその両側に位置するソースコンタクト領域(7As、7Bs)およびドレインコンタクト領域(7Ad、7Bd)を含む酸化物半導体層(7A、7B)と、ソースコンタクト領域に接するソース電極(8A、8B)と、ドレインコンタクト領域に接するドレイン電極(9A、9B)とを有し、第1のTFTおよび第2のTFTの酸化物半導体層は、同一の酸化物半導体膜から形成されており、第1のTFTのチャネル領域(7Ac)におけるキャリア濃度は、第2のTFTのチャネル領域(7Bc)におけるキャリア濃度よりも高い。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)