このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018163946) 半導体装置および表示装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供
国際公開番号: WO/2018/163946 国際出願番号: PCT/JP2018/007695
国際公開日: 13.09.2018 国際出願日: 01.03.2018
IPC:
H01L 29/786 (2006.01) ,G02F 1/1368 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/336 (2006.01) ,H01L 27/32 (2006.01) ,H01L 51/50 (2006.01) ,H05B 33/02 (2006.01) ,H05B 33/12 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
136
半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362
アクティブマトリックスセル
1368
スイッチング素子が三端子の素子であるもの
G 物理学
09
教育;暗号方法;表示;広告;シール
F
表示;広告;サイン;ラベルまたはネームプレート;シール
9
情報が個別素子の選択または組合わせによって支持体上に形成される可変情報用の指示装置
30
必要な文字が個々の要素を組み合わせることによって形成されるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
28
能動部分として有機材料を用い,または能動部分として有機材料と他の材料との組み合わせを用いる構成部品を含むもの
32
光放出に特に適用される構成部品を有するもの,例.有機発光ダイオードを使用したフラットパネル・ディスプレイ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
51
能動部分として有機材料を用い,または能動部分として有機材料と他の材料との組み合わせを用いる固体装置;このような装置またはその部品の製造または処理に特に適用される方法または装置
50
光放出に特に適用されるもの,例.有機発光ダイオード(OLED)または高分子発光ダイオード(PLED)
H 電気
05
他に分類されない電気技術
B
電気加熱;他に分類されない電気照明
33
エレクトロルミネッセンス光源
02
細部
H 電気
05
他に分類されない電気技術
B
電気加熱;他に分類されない電気照明
33
エレクトロルミネッセンス光源
12
実質的に2次元放射面をもつ光源
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町１番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
発明者:
伊藤　俊克 ITOH Toshikatsu; --
今井　元 IMAI Hajime; --
北川　英樹 KITAGAWA Hideki; --
菊池　哲郎 KIKUCHI Tetsuo; --
西宮　節治 NISHIMIYA Setsuji; --
上田　輝幸 UEDA Teruyuki; --
原　健吾 HARA Kengo; --
大東　徹 DAITOH Tohru; --
鈴木　正彦 SUZUKI Masahiko; --
代理人:
奥田　誠司 OKUDA Seiji; JP
優先権情報:
2017-04176806.03.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND DISPLAY DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR ET DISPOSITIF D'AFFICHAGE
(JA) 半導体装置および表示装置
要約:
(EN) A semiconductor device (100) according to an embodiment of the present invention comprises: a substrate (1); a plurality of TFTs (10) supported by the substrate; and a protective layer (20) covering the plurality of TFTs. Each TFT is a back-channel-etched type TFT that includes a gate electrode (2), a gate insulating layer (3), an oxide semiconductor layer (4), a source electrode (5), and a drain electrode (6). The gate electrode has tapered parts (TP) defined by side surfaces (2s) having a tapered shape. When seen from a direction normal to the substrate surface, the outer edges of the oxide semiconductor layer comprise edges (4e1, 4e2) extending in a direction intersecting a channel width direction (DW) and positioned more inside than the edges of the gate electrode in the channel width direction. The distance from the edges of the oxide semiconductor layer to the inner end of the respective tapered part is at least 1.5µm.
(FR) Un dispositif à semiconducteur (100) selon un mode de réalisation de la présente invention comprend : un substrat (1); une pluralité de TFT (10) supportés par le substrat; et une couche de protection (20) recouvrant la pluralité de TFT. Chaque TFT est un TFT de type gravure de canal arrière qui comprend une électrode de grille (2), une couche d'isolation de grille (3), une couche semiconductrice d'oxyde (4), une électrode de source (5) et une électrode de drain (6). L'électrode de grille a des parties effilées (TP) définies par des surfaces latérales (2s) ayant une forme effilée. Vu dans une direction perpendiculaire à la surface du substrat, les bords extérieurs de la couche semiconductrice d'oxyde comprennent des bords (4e1, 4e2) s'étendant dans une direction croisant une direction de largeur de canal (DW) et positionnés plus à l'intérieur que les bords de l'électrode de grille dans la direction de largeur de canal. La distance entre les bords de la couche semiconductrice d'oxyde et l'extrémité interne de la partie effilée respective est d'au moins 1,5 µm.
(JA) 本発明の実施形態による半導体装置（１００）は、基板（１）と、基板に支持された複数のＴＦＴ（１０）と、複数のＴＦＴを覆う保護層（２０）とを備える。各ＴＦＴは、ゲート電極（２）、ゲート絶縁層（３）、酸化物半導体層（４）、ソース電極（５）およびドレイン電極（６）を有するバックチャネルエッチ型のＴＦＴである。ゲート電極は、テーパ形状を有する側面（２ｓ）によって規定されるテーパ部（ＴＰ）を有する。基板面法線方向から見たとき、酸化物半導体層の外縁は、チャネル幅方向（ＤＷ）に交差する方向に延びるエッジ（４ｅ１、４ｅ２）であって、チャネル幅方向においてゲート電極のエッジよりも内側に位置するエッジを含む。酸化物半導体層のエッジから、テーパ部の内側端までの距離が１．５μｍ以上である。
 front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)