このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018163593) 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/163593 国際出願番号: PCT/JP2018/000406
国際公開日: 13.09.2018 国際出願日: 11.01.2018
IPC:
H01L 29/78 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/12 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
06
半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
12
構成材料に特徴のあるもの
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
足立 亘平 ADACHI Kohei; JP
菅原 勝俊 SUGAWARA Katsutoshi; JP
福井 裕 FUKUI Yutaka; JP
八田 英之 HATTA Hideyuki; JP
田中 梨菜 TANAKA Rina; JP
代理人:
吉竹 英俊 YOSHITAKE Hidetoshi; JP
有田 貴弘 ARITA Takahiro; JP
優先権情報:
2017-04130306.03.2017JP
発明の名称: (EN) SILICON CARBIDE SEMICONDUCTOR DEVICE, POWER CONVERSION DEVICE, METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING POWER CONVERSION DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR AU CARBURE DE SILICIUM, DISPOSITIF DE CONVERSION ÉLECTRIQUE, PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR AU CARBURE DE SILICIUM ET PROCÉDÉ DE FABRICATION DE DISPOSITIF DE CONVERSION ÉLECTRIQUE
(JA) 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
要約:
(EN) A drift layer (2) comprises silicon carbide, and has a first electrical conductivity type. A trench bottom part protection layer (7) is provided on the bottom part of a gate trench (6), and has a second electrical conductivity type. A depletion suppression layer (8) is provided between the side surface of the gate trench (6) and the drift layer (2), extends to a position deeper than the bottom part of the gate trench (6) from the lower part of a body region (5), has the first electrical conductivity type, and has a first-electrical-conductivity-type impurity concentration that is higher than the first-electrical-conductivity-type impurity concentration of the drift layer (2). The first-electrical-conductivity-type impurity concentration of the depletion suppression layer (8) decreases in accordance with separation from the side surface of the gate trench (6).
(FR) Selon l'invention, une couche de dérive (2) comprend du carbure de silicium, et a un premier type de conductivité électrique. Une couche de protection de partie inférieure de tranchée (7) est disposée sur la partie inférieure d'une tranchée de grille (6), et a un deuxième type de conductivité électrique. Une couche de suppression d'appauvrissement (8) est disposée entre la surface latérale de la tranchée de grille (6) et la couche de dérive (2), s'étend jusqu'à une position plus profonde que la partie inférieure de la tranchée de grille (6) à partir de la partie inférieure d'une région de corps (5), a le premier type de conductivité électrique, et a une concentration en impuretés à premier type de conductivité électrique qui est supérieure à la concentration en impuretés à premier type de conductivité électrique de la couche de dérive (2). La concentration en impuretés à premier type de conductivité électrique de la couche de suppression d'appauvrissement (8) diminue en fonction de la séparation par rapport à la surface latérale de la tranchée de grille (6).
(JA) ドリフト層(2)は、炭化珪素からなり、第1導電型を有している。トレンチ底部保護層(7)は、ゲートトレンチ(6)の底部に設けられており、第2導電型を有している。空乏化抑制層(8)は、ゲートトレンチ(6)の側面とドリフト層(2)との間に設けられており、ボディ領域(5)の下部からゲートトレンチ(6)の底部よりも深い位置にまで延びており、第1導電型を有しており、ドリフト層(2)が有する第1導電型の不純物濃度に比して高い第1導電型の不純物濃度を有している。空乏化抑制層(8)が有する第1導電型の不純物濃度は、ゲートトレンチ(6)の側面から離れるに連れて低下している。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)