このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018159186) 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/159186 国際出願番号: PCT/JP2018/002855
国際公開日: 07.09.2018 国際出願日: 30.01.2018
IPC:
H01L 21/60 (2006.01) ,H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01) ,H01R 11/01 (2006.01) ,H05K 3/32 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
065
装置がグループ27/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
07
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
H 電気
01
基本的電気素子
R
導電接続;互いに絶縁された多数の電気接続要素の構造的な集合体;嵌合装置;集電装置
11
互いに接続される導電部材用の,間隔をあけた2つ以上の接続箇所を有する個々の接続部材(例,電線またはケーブルによって支持され,かつ,他の電線,端子,導電部材への電気接続を容易にするための手段を備えた,電線またはケーブルのための端子片,締付け端子柱ブロック)
01
接続位置間の導電相互接続の形状または配列に特徴があるもの
H 電気
05
他に分類されない電気技術
K
印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3
印刷回路を製造するための装置または方法
30
電気部品,例.抵抗器,を印刷回路に取り付けること
32
印刷回路に対する電気部品または電線の電気的接続
出願人:
富士フイルム株式会社 FUJIFILM CORPORATION [JP/JP]; 東京都港区西麻布2丁目26番30号 26-30, Nishiazabu 2-chome, Minato-ku, Tokyo 1068620, JP
発明者:
山下 広祐 YAMASHITA Kosuke; JP
代理人:
中島 順子 NAKASHIMA Junko; JP
米倉 潤造 YONEKURA Junzo; JP
村上 泰規 MURAKAMI Yasunori; JP
優先権情報:
2017-03724228.02.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE, LAMINATE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND LAMINATE MANUFACTURING METHOD
(FR) DISPOSITIF À SEMI-CONDUCTEUR, STRATIFIÉ, PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE STRATIFIÉ
(JA) 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
要約:
(EN) Provided are: a semiconductor device and a laminate having good electrical insulation properties, high operational reliability, and high conductivity even when an anisotropic conductive member has a crack; and a manufacturing method of the semiconductor device, and a manufacturing method of the laminate. The semiconductor device has: an anisotropic conductive member that has an insulating base material, and a plurality of conductive paths which are provided so as to penetrate the insulating base material in the thickness direction and to be electrically insulated from one another; and at least two connection members each provided with electrodes. At least one of said at least two connection members is a semiconductor element. The anisotropic conductive member has an electrode connection region connected to the electrodes, and an electrode non-connection region not connected to the electrodes. Said at least two connection members are electrically connected by means of the anisotropic conductive member. The average value of a total crack length per unit area is 1 µm/mm2 or lower in the electrode connection region.
(FR) L'invention concerne : un dispositif à semi-conducteur et un stratifié ayant de bonnes propriétés d'isolation électrique, une fiabilité de fonctionnement élevée et une conductivité élevée même lorsqu'un élément conducteur anisotrope présente une fissure ; et un procédé de fabrication du dispositif à semi-conducteur, et un procédé de fabrication du stratifié. Le dispositif à semi-conducteur comprend : un élément conducteur anisotrope qui comporte un matériau de base isolant, et une pluralité de chemins conducteurs qui sont disposés de façon à pénétrer dans le matériau de base isolant dans le sens de l'épaisseur et à être isolés électriquement les uns des autres ; et au moins deux éléments de connexion pourvus chacun d'électrodes. Au moins l'un desdits deux éléments de connexion est un élément semi-conducteur. L'élément conducteur anisotrope comporte une région de connexion d'électrode connectée aux électrodes, et une région de non-connexion d'électrode qui n'est pas connectée aux électrodes. Lesdits deux éléments de connexion sont connectés électriquement au moyen de l'élément conducteur anisotrope. La valeur moyenne d'une longueur de fissure totale par unité de surface est inférieure ou égale à 1 µm/mm2 dans la région de connexion d'électrode.
(JA) 異方導電性部材にクラックがあっても導通が良好であり、かつ電気絶縁性が良好であり動作信頼性が高い半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法を提供する。半導体デバイスは、絶縁性基材、および絶縁性基材の厚み方向に貫通し、互いに電気的に絶縁された状態で設けられた、複数の導通路を有する異方導電性部材と、それぞれ電極を備える少なくとも2つの被接続部材とを有する。少なくとも2つの被接続部材のうち、少なくとも1つは半導体素子である。異方導電性部材は電極と接続されている電極接続領域と、電極と接続されていない電極非接続領域を有する。異方導電性部材により少なくとも2つの被接続部材は電気的に接続されている。電極接続領域において単位面積当りの合計クラック長の平均値が1μm/mm以下である。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)