このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018159073) ニューラルネットワーク回路
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/159073 国際出願番号: PCT/JP2017/045323
国際公開日: 07.09.2018 国際出願日: 18.12.2017
IPC:
G06G 7/60 (2006.01) ,G06N 3/063 (2006.01) ,G11C 11/54 (2006.01) ,G11C 13/00 (2006.01)
G 物理学
06
計算;計数
G
アナログ計算機
7
計算動作が電気的または磁気的量を変化させることにより行われる装置
48
特定のプロセス,システムまたは装置のためのアナログ計算機,例.シミュレータ
60
生体のためのもの,例.神経系統用
G 物理学
06
計算;計数
N
特定の計算モデルに基づくコンピュータ・システム
3
生物学的モデルに基づくコンピュータ・システム
02
ニューラル・ネットワーク・モデルを用いるもの
06
物理的な実現,すなわち,ニューラル・ネットワーク,ニューロン,ニューロン構成要素のハードウェア実装
063
電子的手段を用いるもの
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
54
生物細胞,例.神経細胞(ニューロン),をシミュレーションした素子を用いるもの
G 物理学
11
情報記憶
C
静的記憶
13
11/00,23/00,または25/00に包含されない記憶素子の使用によって特徴づけられたデジタル記憶装置
出願人:
株式会社デンソー DENSO CORPORATION [JP/JP]; 愛知県刈谷市昭和町1丁目1番地 1-1, Showa-cho, Kariya-city, Aichi 4488661, JP
発明者:
大塚 茂樹 OTSUKA, Shigeki; JP
カタエヴァ イリナ KATAEVA, Irina; JP
代理人:
特許業務法人 サトー国際特許事務所 SATO INTERNATIONAL PATENT FIRM; JP
優先権情報:
2017-04040603.03.2017JP
発明の名称: (EN) NEURAL NETWORK CIRCUIT
(FR) CIRCUIT DE RÉSEAU NEURONAL
(JA) ニューラルネットワーク回路
要約:
(EN) According to an aspect of the present disclosure, provided is a storage unit which is formed by coupling memristors, which are storage elements, in a grid shape. A control unit controls a voltage applying unit in order to perform a write operation resulting in a reduction in the resistance value (as data) of a selected element of the storage unit, and an erase and read operation resulting in an increase in said resistance value. An I/V conversion amplifier circuit converts current flowing through the storage elements into voltage and outputs same. A current regulator unit regulates current such that the total value of the current which is inputted into the respective I/V conversion amplifier circuits is zero.
(FR) Selon un aspect de la présente invention, l'invention concerne une unité de stockage qui est formée par couplage de memristances, qui sont des éléments de stockage, sous une forme de grille. Une unité de commande commande une unité d'application de tension afin d'effectuer une opération d'écriture conduisant à une réduction de la valeur de résistance (sous la forme de données) d'un élément sélectionné de l'unité de stockage, et une opération d'effacement et de lecture conduisant à une augmentation de ladite valeur de résistance. Un circuit amplificateur de conversion I/V convertit le courant circulant à travers les éléments de stockage en tension et les délivre. Une unité de régulation de courant régule le courant de telle sorte que la valeur totale du courant qui est entré dans les circuits d'amplificateur de conversion I/V respectifs est nulle.
(JA) 本開示の一態様によれば、記憶素子であるメモリスタを格子状に結合してなる記憶部を備える。制御部は、記憶部の選択した素子にデータとしての抵抗値を低減させる書き込み,前記抵抗値を増大させる消去及び読み出しを行うため電圧印加部を制御する。I/V変換増幅回路は、記憶素子を介して流れる電流を電圧に変換して出力する。電流調整部は、各I/V変換増幅回路に入力される電流の合計値をゼロにするように調整する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)