WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018159072) 半導体集積回路装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/159072 国際出願番号: PCT/JP2017/045321
国際公開日: 07.09.2018 国際出願日: 18.12.2017
IPC:
G06F 1/28 (2006.01) ,G06F 1/04 (2006.01) ,G06F 1/06 (2006.01) ,H02M 3/00 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
1
グループ3/00~13/00および21/00に包含されないデータ処理装置の細部
26
電力供給手段,例.電源の安定化
28
電源の監視,例.規定値はずれの監視による電力供給不良の検知
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
1
グループ3/00~13/00および21/00に包含されないデータ処理装置の細部
04
クロック信号またはそれから直接誘導された信号の発生または分配
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
1
グループ3/00~13/00および21/00に包含されないデータ処理装置の細部
04
クロック信号またはそれから直接誘導された信号の発生または分配
06
複数のクロック信号を発生するクロック発生装置
H 電気
02
電力の発電,変換,配電
M
交流-交流,交流-直流または直流-直流変換装置,および主要な,または類似の電力供給システムと共に使用するための装置:直流または交流入力-サージ出力変換;そのための制御または調整
3
直流入力一直流出力変換
出願人: DENSO CORPORATION[JP/JP]; 1-1, Showa-cho, Kariya-city, Aichi 4488661, JP
発明者: NAKATA, Shinichiro; JP
代理人: SATO INTERNATIONAL PATENT FIRM; JP
優先権情報:
2017-03656128.02.2017JP
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS
(JA) 半導体集積回路装置
要約:
(EN) Provided is a semiconductor integrated circuit device, comprising: a first oscillator circuit (4) to which external DC power is supplied and which generates a first clock signal; power source circuits (5, 7) to which the external DC power is supplied and which, on the basis of the first clock signal, generate a DC voltage for output by a switching operation; a second oscillator circuit (9) which generates a second clock signal; a load circuit (8) to which the DC voltage for output is supplied and which operates on the basis of the second clock signal; a monitoring circuit (10, 31, 80) which, in the state of the first and second oscillator circuits being in operation, monitors the operation of the first oscillator circuit on the basis of the second clock signal; and a switch circuit (6) which, when the monitoring circuit detects a fault with the first oscillator circuit, performs switching such that the second clock signal is supplied to the power source circuits instead of the first clock signal.
(FR) L'invention concerne un dispositif de circuit intégré à semi-conducteur, comprenant : un premier circuit oscillateur (4) auquel une alimentation CC(courant continu) externe est fournie et qui génère un premier signal d'horloge; des circuits de source d'alimentation (5, 7) auquel l'alimentation CC externe est fournie et qui, sur la base du premier signal d'horloge, génère une tension CC pour sortie par une opération de commutation; un second circuit oscillateur (9) qui génère un second signal d'horloge; un circuit de charge (8) à laquelle la tension continue pour la sortie est fournie et qui fonctionne sur la base du second signal d'horloge; un circuit de surveillance (10, 31, 80) qui, dans l'état des premier et second circuits oscillateurs en fonctionnement, surveille le fonctionnement du premier circuit oscillateur sur la base du second signal d'horloge; et un circuit de commutation (6) qui, lorsque le circuit de surveillance détecte une défaillance avec le premier circuit d'oscillateur, effectue une commutation de telle sorte que le second signal d'horloge est fourni aux circuits de source d'alimentation au lieu du premier signal d'horloge.
(JA) 半導体集積回路装置は、外部直流電源が供給され第1クロックを生成する第1発振回路(4)と、前記外部直流電源が供給され前記第1クロックに基づいてスイッチング動作により出力用直流電圧を生成する電源回路(5、7)と、第2クロックを生成する第2発振回路(9)と、前記出力用直流電圧が供給され前記第2クロックに基づいて動作する負荷回路(8)と、前記第1および第2発振回路の動作状態で、前記第1発振回路の動作を前記第2クロックに基づいて監視する監視回路(10、31、80)と、前記監視回路が前記第1発振回路の故障を検出すると前記電源回路に第1クロックに代えて第2クロックを供給するように切り換える切換回路(6)とを備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)