このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018158650) 半導体装置、および半導体装置の駆動方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/158650 国際出願番号: PCT/IB2018/051015
国際公開日: 07.09.2018 国際出願日: 20.02.2018
IPC:
H03K 19/00 (2006.01) ,H01L 21/822 (2006.01) ,H01L 27/04 (2006.01)
H 電気
03
基本電子回路
K
パルス技術
19
論理回路,すなわち,1出力に作用する少なくとも2入力を持つもの;反転回路
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
出願人:
株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 神奈川県厚木市長谷398 398, Hase, Atsugi-shi, Kanagawa 2430036, JP
発明者:
松嵜隆徳 MATSUZAKI, Takanori; JP
優先権情報:
2017-04031203.03.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND DRIVE METHOD FOR SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE COMMANDE
(JA) 半導体装置、および半導体装置の駆動方法
要約:
(EN) Provided is a semiconductor device that highly precisely generates stable negative potential and has been made to consume less power. The present invention has a voltage conversion circuit, a comparator, a logic circuit, a transistor, and a capacitive element. In accordance with a clock signal that is outputted by the logic circuit, the voltage conversion circuit outputs, as a second signal, a signal that is generated by converting the voltage of an inputted first signal. The supply or suspension of power-supply voltage to the comparator is controlled in accordance with a power-gating signal. When the transistor is not conducting, the transistor holds output voltage from the comparator in the capacitance element. When the power-supply voltage to the comparator is suspended, the logic circuit switches the supply or suspension of the clock signal on the basis of the voltage held by the capacitance element.
(FR) La présente invention concerne un dispositif semi-conducteur qui génère très précisément un potentiel négatif stable et est fabriqué de manière à consommer moins de courant. La présente invention comprend un circuit de conversion de tension, un comparateur, un circuit logique, un transistor et un élément capacitif. En fonction d'un signal d'horloge sorti par le circuit logique, le circuit de conversion de tension sort, à titre de second signal, un signal généré en convertissant la tension d'un premier signal entré. L'alimentation ou la suspension de la tension d'alimentation en courant destinée au comparateur est régulée en fonction d'un signal de réduction de courant. Lorsque le transistor n'est pas conducteur, le transistor maintient une tension de sortie provenant du comparateur dans l'élément capacitif. Lorsque la tension d'alimentation en courant destinée au comparateur est suspendue, le circuit logique commute l'alimentation ou la suspension du signal d'horloge sur la base de la tension maintenue dans l'élément capacitif.
(JA) 要約書 安定した負電位を高精度に生成するとともに、低消費電力化が図られた半導体装置を提供すること。 電圧変換回路と、コンパレータと、論理回路と、トランジスタと、容量素子と、を有する。電圧変換回路は、論 理回路が出力するクロック信号に応じて、入力される第1の信号の電圧を変換した信号を第2の信号として 出力する機能を有する。コンパレータは、パワーゲーティング信号に応じて電源電圧の供給または停止が 制御される機能を有する。トランジスタは、当該トランジスタを非導通状態とする期間において容量素子にコ ンパレータの出力電圧を保持する機能を有する。論理回路は、コンパレータへの電源電圧が停止する期間 において、容量素子に保持された電圧を基にクロック信号の供給または停止を切り替える機能を有する構 成とする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)