このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018155569) マスク一体型表面保護テープおよびそれを用いる半導体チップの製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/155569 国際出願番号: PCT/JP2018/006503
国際公開日: 30.08.2018 国際出願日: 22.02.2018
IPC:
H01L 21/3065 (2006.01) ,B32B 7/02 (2006.01) ,B32B 7/12 (2006.01) ,H01L 21/301 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
302
表面の物理的性質または形状を変換するため,例.エッチング,ポリシング,切断
306
化学的または電気的処理,例.電解エッチング
3065
プラズマエッチング;反応性イオンエッチング
B 処理操作;運輸
32
積層体
B
積層体,すなわち平らなまたは平らでない形状,例.細胞状またはハニカム状,の層から組立てられた製品
7
層間の関係を特徴とする積層体,すなわち本質的に異なる物理的性質を有する層または層の相互連続を特徴とする積層体
02
物理的性質,例.堅さ,に関するもの
B 処理操作;運輸
32
積層体
B
積層体,すなわち平らなまたは平らでない形状,例.細胞状またはハニカム状,の層から組立てられた製品
7
層間の関係を特徴とする積層体,すなわち本質的に異なる物理的性質を有する層または層の相互連続を特徴とする積層体
04
層の結合を特徴とするもの
12
接着剤の使用
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
301
半導体本体を別個の部品に細分割するため,例.分離する
出願人:
古河電気工業株式会社 FURUKAWA ELECTRIC CO., LTD. [JP/JP]; 東京都千代田区丸の内2丁目2番3号 2-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008322, JP
発明者:
阿久津 晃 AKUTSU, Akira; JP
内山 具朗 UCHIYAMA, Tomoaki; JP
代理人:
特許業務法人イイダアンドパートナーズ IIDA & PARTNERS; 東京都港区新橋3丁目1番10号 石井ビル3階 ISHII Bldg. 3F, 1-10, Shimbashi 3-chome, Minato-ku, Tokyo 1050004, JP
飯田 敏三 IIDA, Toshizo; JP
赤羽 修一 AKABA, Shuichi; JP
優先権情報:
2017-03416424.02.2017JP
発明の名称: (EN) MASK-INTEGRATED SURFACE PROTECTION TAPE AND METHOD FOR PRODUCING SEMICONDUCTOR CHIP USING SAME
(FR) BANDE DE PROTECTION DE SURFACE À MASQUE INTÉGRÉ ET PROCÉDÉ DE PRODUCTION DE PUCE SEMICONDUCTRICE L'UTILISANT
(JA) マスク一体型表面保護テープおよびそれを用いる半導体チップの製造方法
要約:
(EN) [Problem] To provide a mask-integrated surface protection tape, for which mask formation by a photolithography process in the production of a semiconductor chip by using a plasma dicing method is not required, and which exhibits excellent characteristics in each step for producing a semiconductor chip, as well as excellent operability and workability, and a method for producing a semiconductor chip. [Solution] Provided are a mask-integrated surface protection tape having at least a substrate film and a masking material layer, the masking material layer being disposed in contact with the substrate film or disposed via an adhesive layer, wherein the parallel light transmittance in a wavelength region of 355 nm of the masking material layer is 30% or less; and a method for producing a semiconductor chip.
(FR) Le problème décrit par la présente invention est de fournir une bande de protection de surface à masque intégré, pour laquelle la formation de masque par un processus de photolithographie dans la production d'une puce semiconductrice à l'aide d'un procédé de découpage en dés par plasma n'est pas nécessaire, et qui présente d'excellentes caractéristiques dans chaque étape pour produire une puce semiconductrice, ainsi qu'une excellente exploitabilité et une excellente maniabilité, et un procédé de production d'une puce semiconductrice. La solution selon l'invention porte sur une bande de protection de surface à masque intégré ayant au moins un film de substrat et une couche de matériau de masquage, la couche de matériau de masquage étant disposée en contact avec le film de substrat ou disposée par l'intermédiaire d'une couche adhésive, la transmittance de lumière parallèle dans une région de longueur d'onde de 355 nm de la couche de matériau de masquage étant de 30 % ou moins; et un procédé de production d'une puce semi-conductrice.
(JA) 【課題】 プラズマダイシング方式を用いた半導体チップの製造においてフォトリソグラフィプロセスによるマスク形成が不要であり、半導体チップの製造の各工程で優れた性能を示し、操作性、作業性にも優れたマスク一体型表面保護テープ及び半導体チップの製造方法を提供する。 【解決手段】 少なくとも基材フィルムとマスク材層を有するマスク一体型表面保護テープであって、 前記マスク材層が、基材フィルムに接して設けられているか、または、粘着剤層を介して設けられており、 前記マスク材層の355nmの波長領域における平行光線透過率が30%以下であることを特徴とするマスク一体型表面保護テープ及び半導体チップの製造方法。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)