国際・国内特許データベース検索

1. (WO2018154974) はんだ電極の製造方法、積層体の製造方法、積層体および電子部品

Pub. No.:    WO/2018/154974    International Application No.:    PCT/JP2017/047276
Publication Date: Fri Aug 31 01:59:59 CEST 2018 International Filing Date: Fri Dec 29 00:59:59 CET 2017
IPC: H01L 21/60
H05K 3/34
Applicants: JSR CORPORATION
JSR株式会社
Inventors: HASEGAWA Kouichi
長谷川 公一
OOKITA Kenzou
大喜多 健三
MUKAWA Jun
武川 純
KOBATA Chihiro
小畑 知弘
TSUYUKI Ryouta
露木 亮太
KOBAYASHI Atsushi
小林 敦
Title: はんだ電極の製造方法、積層体の製造方法、積層体および電子部品
Abstract:
本発明は、電極パッドを有する基板上に感光性樹脂組成物の塗膜を形成する工程(1);前記塗膜を選択的に露光し、さらに現像することにより、前記電極パッドに対応する領域に開口部を有するレジストを形成する工程(2);前記レジストをプラズマ処理する工程(3);前記開口部に溶融はんだを加熱しながら充填する工程(4);を有するはんだ電極の製造方法である。本発明のはんだ電極の製造方法は、IMS法において、レジストの表面に溶融はんだが付着しない、はんだ電極の製造方法を提供することができる。