このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018150920) ΔΣ変調器、ΔΣA/D変換器およびインクリメンタルΔΣA/D変換器
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/150920 国際出願番号: PCT/JP2018/003730
国際公開日: 23.08.2018 国際出願日: 05.02.2018
IPC:
H03M 3/02 (2006.01) ,H03M 1/52 (2006.01)
H 電気
03
基本電子回路
M
符号化,復号化または符号変換一般
3
アナログ値から差分変調信号への変換または差分変調信号からアナログ値への変換
02
デルタ変調,すなわち.1ビット差分変調
H 電気
03
基本電子回路
M
符号化,復号化または符号変換一般
1
アナログ/デジタル変換;デジタル/アナログ変換
12
アナログ/デジタル変換器
50
時間間隔への中間変換を行うもの
52
入力信号を積分し,線形に既値へ戻すもの
出願人:
株式会社デンソー DENSO CORPORATION [JP/JP]; 愛知県刈谷市昭和町1丁目1番地 1-1, Showa-cho, Kariya-city Aichi 4488661, JP
発明者:
根塚 智裕 NEZUKA Tomohiro; JP
代理人:
金 順姫 JIN Shunji; JP
優先権情報:
2017-02627515.02.2017JP
発明の名称: (EN) ΔΣ MODULATOR, ΔΣ A/D CONVERTER, AND INCREMENTAL ΔΣ A/D CONVERTER
(FR) MODULATEUR ΔΣ, CONVERTISSEUR A/N ΔΣ, ET CONVERTISSEUR A/N ΔΣ INCRÉMENTAL
(JA) ΔΣ変調器、ΔΣA/D変換器およびインクリメンタルΔΣA/D変換器
要約:
(EN) A ΔΣ modulator provided with: an integrator (10, 11) including an operational amplifier (OP, OP1) and an integral capacitance (Cf, Cf1); a quantizer (20) which outputs a quantization result (Qout) obtained by quantizing an output signal from the operational amplifier; a DAC(30, 31) which is connected via a first control switch (SD3, SD13), and which subtracts charges based on the quantization result and feeds back the quantization result to the integrator; and a control circuit (40) which outputs a digital output value based on the quantization result. The ΔΣ modulator is further provided with a sampling capacitance (Cs, Cs1) connected via a second control switch (SS3, SS13) and in which charges based on an analog signal (Vin) are accumulated. The second control switch enables switching-on and off of an electrical connection between the sampling capacitance and an intermediate point of the integral capacitance and the first input terminal. The feedback of the quantization result is performed a plurality of times per sampling cycle.
(FR) L'invention concerne un modulateur ΔΣ comprenant : un intégrateur (10, 11) comprenant un amplificateur opérationnel (OP, OP1) et une capacité intégrale (Cf, Cf1) ; un quantificateur (20) qui délivre un résultat de quantification (Qout) obtenu par quantification d'un signal de sortie provenant de l'amplificateur opérationnel ; un CNA (30, 31) connecté par l'intermédiaire d'un premier commutateur de commande (SD3, SD13), et soustrayant des charges sur la base du résultat de quantification et renvoyant le résultat de quantification à l'intégrateur ; et un circuit de commande (40) qui délivre une valeur de sortie numérique sur la base du résultat de quantification. Le modulateur ΔΣ est en outre pourvu d'une capacité d'échantillonnage (Cs, Cs1) connectée par l'intermédiaire d'un second commutateur de commande (SS3, SS13) et dans laquelle sont accumulées des charges basées sur un signal analogique (Vin). Le second commutateur de commande permet l'établissement et l'interruption d'une connexion électrique entre la capacité d'échantillonnage et un point intermédiaire de la capacité intégrale et de la première borne d'entrée. La rétroaction du résultat de quantification est effectuée une pluralité de fois par cycle d'échantillonnage.
(JA) ΔΣ変調器は、オペアンプ(OP,OP1)と、積分容量(Cf,Cf1)と、を有する積分器(10,11)と、前記オペアンプの出力信号を量子化した量子化結果(Qout)を出力する量子化器(20)と、第1制御スイッチ(SD3,SD13)を介して接続され、前記量子化結果に基づく電荷を減算し、前記量子化結果の前記積分器へのフィードバックを行うためのDAC(30,31)と、前記量子化結果に基づいてデジタル出力値を出力する制御回路(40)と、備え、第2制御スイッチ(SS3,SS13)を介して接続され、アナログ信号(Vin)に基づく電荷が蓄積されるサンプリング容量(Cs,Cs1)をさらに備える。前記第2制御スイッチは、前記サンプリング容量と、前記積分容量と前記第1入力端子との中間点との電気的接続をオンオフ可能にし、1サンプリングサイクル当たり、複数回の前記量子化結果のフィードバックが行われる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)