このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018150451) 電力用半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/150451 国際出願番号: PCT/JP2017/005286
国際公開日: 23.08.2018 国際出願日: 14.02.2017
IPC:
H01L 29/872 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
86
整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861
ダイオード
872
ショットキーダイオード
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
国立大学法人東京工業大学 TOKYO INSTITUTE OF TECHNOLOGY [JP/JP]; 東京都目黒区大岡山2丁目12番1号 12-1, Ookayama 2-chome, Meguro-ku, Tokyo 1528550, JP
発明者:
綿引 達郎 WATAHIKI Tatsuro; JP
湯田 洋平 YUDA Yohei; JP
古川 彰彦 FURUKAWA Akihiko; JP
宮島 晋介 MIYAJIMA Shinsuke; JP
滝口 雄貴 TAKIGUCHI Yuki; JP
代理人:
吉竹 英俊 YOSHITAKE Hidetoshi; JP
有田 貴弘 ARITA Takahiro; JP
優先権情報:
発明の名称: (EN) POWER SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR DE PUISSANCE
(JA) 電力用半導体装置
要約:
(EN) An n-type semiconductor layer (1a) has a single-crystal structure and is made from a wide-gap semiconductor material. A p-type semiconductor layer (4A) is formed on the n-type semiconductor layer (1a), made from a material different from the wide-gap semiconductor material, and has one of a microcrystal structure and an amorphous structure. An electrode (3) is formed on at least one of the n-type semiconductor layer (1a) and the p-type semiconductor layer (4A).
(FR) L'invention concerne une couche semiconductrice de type n (1a) ayant une structure monocristalline et est fabriquée à partir d'un matériau semiconducteur à large bande interdite. Une couche semiconductrice de type p (4A) est formée sur la couche semiconductrice de type n (1a), constituée d'un matériau différent du matériau semiconducteur à large bande interdite, et ayant une structure de microcristal et/ou une structure amorphe. Une électrode (3) est formée sur la couche semiconductrice de type n (1a) et/ou la couche semiconductrice de type p (4A).
(JA) n型半導体層(1a)は、単結晶構造を有しており、ワイドギャップ半導体材料からなる。p型半導体層(4A)は、n型半導体層(1a)上に設けられており、上記ワイドギャップ半導体材料とは異なる材料からなり、微結晶構造およびアモルファス構造のいずれかを有している。電極(3)は、n型半導体層(1a)およびp型半導体層(4A)の少なくともいずれかの上に設けられている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)