このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018143368) 半導体デバイス
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/143368 国際出願番号: PCT/JP2018/003475
国際公開日: 09.08.2018 国際出願日: 01.02.2018
IPC:
H01L 31/048 (2014.01)
[IPC code unknown for H01L 31/048]
出願人:
国立研究開発法人理化学研究所 RIKEN [JP/JP]; 埼玉県和光市広沢2番1号 2-1 Hirosawa, Wako-shi, Saitama 3510198, JP
発明者:
福田 憲二郎 FUKUDA Kenjiro; JP
染谷 隆夫 SOMEYA Takao; JP
代理人:
龍華国際特許業務法人 RYUKA IP LAW FIRM; 東京都新宿区西新宿1-6-1 新宿エルタワー22階 22F, Shinjuku L Tower, 1-6-1, Nishi-Shinjuku, Shinjuku-ku, Tokyo 1631522, JP
優先権情報:
2017-01912603.02.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体デバイス
要約:
(EN) A semiconductor device, provided with an elastic first substrate layer, a first electrode layer provided on the first substrate layer, a semiconductor layer provided on the first electrode layer, a second electrode layer provided on the semiconductor layer, and an elastic second substrate layer provided on the second electrode layer. In the thickness direction of the semiconductor device, a neutral surface is located between the center of the first electrode layer and the center of the second electrode layer in the thickness direction, n represents the number of layers provided to the semiconductor device, Ei represents the elastic modulus of the ith layer from one side of the semiconductor device, and ti and tj represent the thickness of the ith layer and the jth layer, respectively, from among the layers provided to the semiconductor device.
(FR) La présente invention concerne un dispositif à semi-conducteurs, pourvu d'une première couche de substrat élastique, d'une première couche d'électrode disposée sur la première couche de substrat, d'une couche semi-conductrice disposée sur la première couche d'électrode, d'une seconde couche d'électrode disposée sur la couche semi-conductrice, et d'une seconde couche de substrat élastique disposée sur la seconde couche d'électrode. Dans le sens de l'épaisseur du dispositif à semi-conducteurs, une surface neutre est située entre le centre de la première couche d'électrode et le centre de la seconde couche d'électrode dans le sens de l'épaisseur, n représente le nombre de couches fournies au dispositif à semi-conducteurs, Ei représente le module élastique de l'ième couche d'un côté du dispositif à semi-conducteurs, et ti et tj représentent respectivement l'épaisseur de l'ième couche et de la jème couche, parmi les couches fournies au dispositif à semi-conducteurs.
(JA) 半導体デバイスは、弾性を有する第1基材層と、第1基材層上に設けられた第1電極層と、第1電極層上に設けられた半導体層と、半導体層上に設けられた第2電極層と、第2電極層上に設けられ、弾性を有する第2基材層とを備え、半導体デバイスの厚さ方向において、中立面が、厚さ方向において第1電極層の中心と第2電極層の中心との間に位置し、nは、半導体デバイスが備える層の数を示し、Eは、半導体デバイスが備える層のうち、半導体デバイスの一方の側からi番目の層の弾性率を示し、t及びtは、それぞれi番目の層の厚さ及びj番目の層の厚さを示す。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)