このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018140151) METHOD AND SYSTEM FOR IDENTIFYING DEFECTS OF INTEGRATED CIRCUITS
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/140151 国際出願番号: PCT/US2017/067001
国際公開日: 02.08.2018 国際出願日: 18.12.2017
IPC:
H01L 21/66 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
66
製造または処理中の試験または測定
出願人:
DONGFANG JINGYUAN ELECTRON LIMITED [CN/CN]; 156 4th Jinghai Road, Building 12 Beijing Economic Development District Beijing, CN 10076, CN
XTAL INC. [US/US]; 97 E. Brokaw Road Suite 330 San Jose, California 95112, US
発明者:
ZHANG, Zhaoli; US
LIN, Jie; US
YU, Zongchang; US
代理人:
XIAO, Lin; US
KNIGHT, Michelle L.; US
優先権情報:
15/419,65730.01.2017US
発明の名称: (EN) METHOD AND SYSTEM FOR IDENTIFYING DEFECTS OF INTEGRATED CIRCUITS
(FR) PROCÉDÉ ET SYSTÈME D'IDENTIFICATION DE DÉFAUTS DE CIRCUITS INTÉGRÉS
要約:
(EN) Methods and systems for identifying defects in an integrated circuit are provided. The method includes receiving input data of a pattern associated with an integrated circuit, determining feature data associated with features of the pattern using the input data, determining defect detection results associated with the pattern using the input data, the feature data, and defect detection techniques, and determining a defect identification result using the defect detection results. The system includes a processor and a memory. The memory is coupled to the processor and configured to store a set of instructions to receive input data of a pattern associated with an integrated circuit, determine feature data associated with features of the pattern using the input data, determine defect detection results associated with the pattern using the input data, the feature data, and defect detection techniques, and determine a defect identification result using the defect detection results.
(FR) L'invention concerne des procédés et des systèmes d'identification de défauts dans un circuit intégré. Le procédé consiste : à recevoir des données d'entrée d'un motif associé à un circuit intégré ; à déterminer des données de caractéristiques associées à des caractéristiques du motif à l'aide des données d'entrée ; à déterminer des résultats de détection de défaut associés au motif à l'aide des données d'entrée, des données de caractéristiques et de techniques de détection de défaut ; à déterminer un résultat d'identification de défaut à l'aide des résultats de détection de défaut. Le système comprend un processeur et une mémoire. La mémoire est couplée au processeur et configurée de façon à mémoriser un ensemble d'instructions dans le but de recevoir des données d'entrée d'un motif associé à un circuit intégré, à déterminer des données de caractéristiques associées à des caractéristiques du motif à l'aide des données d'entrée, à déterminer des résultats de détection de défaut associés au motif à l'aide des données d'entrée, des données de caractéristiques et des techniques de détection de défaut, et à déterminer un résultat d'identification de défaut à l'aide des résultats de détection de défaut.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)