このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018140104) METHOD AND SYSTEM FOR DEFECT PREDICTION OF INTEGRATED CIRCUITS
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/140104 国際出願番号: PCT/US2017/059027
国際公開日: 02.08.2018 国際出願日: 30.10.2017
IPC:
G01N 21/88 (2006.01) ,G01N 21/95 (2006.01) ,G01N 21/01 (2006.01)
G 物理学
01
測定;試験
N
材料の化学的または物理的性質の決定による材料の調査または分析
21
光学的手段,すなわち.赤外線,可視光線または紫外線を使用することによる材料の調査または分析
84
特殊な応用に特に適合したシステム
88
きず,欠陥,または汚れの存在の調査
G 物理学
01
測定;試験
N
材料の化学的または物理的性質の決定による材料の調査または分析
21
光学的手段,すなわち.赤外線,可視光線または紫外線を使用することによる材料の調査または分析
84
特殊な応用に特に適合したシステム
88
きず,欠陥,または汚れの存在の調査
95
調査対象物の材質や形に特徴付けられるもの
G 物理学
01
測定;試験
N
材料の化学的または物理的性質の決定による材料の調査または分析
21
光学的手段,すなわち.赤外線,可視光線または紫外線を使用することによる材料の調査または分析
01
光学的調査を容易に行なうための配置または装置
出願人:
DONGFANG JINGYUAN ELECTRON LIMITED [CN/CN]; 156 4th Jinghai Road, Building 12 Beijing Economic Development District Beijing, CN 10076, CN
XTAL INC. [US/US]; 97 E. Brokaw Road Suite 330 San Jose, California 95112, US
発明者:
YU, Zongchang; US
LIN, Jie; US
ZHANG, Zhaoli; US
代理人:
XIAO, Lin; US
KNIGHT, Michelle L.; US
優先権情報:
15/419,64330.01.2017US
発明の名称: (EN) METHOD AND SYSTEM FOR DEFECT PREDICTION OF INTEGRATED CIRCUITS
(FR) PROCÉDÉ ET SYSTÈME DE PRÉDICTION DE DÉFAUTS DE CIRCUITS INTÉGRÉS
要約:
(EN) Methods and systems for defect prediction are provided. The method includes receiving feature data of an integrated circuit (IC) and process condition data of a production process associated with the IC, and determining a care area associated with the IC using the feature data, the process condition data, and a defect prediction technique, wherein the care area includes a potential defect and is inspected by a high-resolution inspection system. Based on the provided methods and systems, care areas can be generated incorporating actual process conditions when the inspected IC is being manufactured, and fast and high-resolution IC defect inspection systems can be implemented.
(FR) L’invention concerne des procédés et des systèmes de prédiction de défauts. Le procédé consiste à recevoir des données d’attributs d’un circuit intégré (CI) et des données de conditions de processus d’un processus de production associé au CI, et à déterminer une zone de soin associée au CI au moyen des données d’attributs, des données de conditions de processus, et d’une technique de prédiction de défauts, la zone de soin incluant un défaut potentiel et étant inspectée par un système d’inspection à haute résolution. Sur la base des procédés et des systèmes selon l’invention, des zones de soin peuvent être générées en incorporant des conditions de processus réelles lorsque le CI inspecté est fabriqué, et des systèmes d’inspection de défauts de CI rapides et à haute résolution peuvent être réalisés.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)