このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018139277) 半導体チップ
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/139277 国際出願番号: PCT/JP2018/001086
国際公開日: 02.08.2018 国際出願日: 17.01.2018
IPC:
H01L 21/822 (2006.01) ,H01L 21/82 (2006.01) ,H01L 27/04 (2006.01)
[IPC code unknown for H01L 21/822][IPC code unknown for H01L 21/82][IPC code unknown for H01L 27/04]
出願人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
発明者:
清田 悠爾 KIYOTA Yuji; JP
武田 崇宏 TAKEDA Takahiro; JP
代理人:
西川 孝 NISHIKAWA Takashi; JP
稲本 義雄 INAMOTO Yoshio; JP
優先権情報:
2017-01430130.01.2017JP
発明の名称: (EN) SEMICONDUCTOR CHIP
(FR) PUCE À SEMI-CONDUCTEUR
(JA) 半導体チップ
要約:
(EN) The present technology relates to a semiconductor chip that suppresses attenuation of a high frequency signal while making it possible to ensure a current path of low impedance in an I/O ring. The semiconductor chip includes an I/O ring surrounding a core circuit, first and second pads as input/output terminals of a high frequency signal, and a high frequency signal transmission line that electrically connects to the first and second pads and the core circuit. The high frequency signal transmission line is formed in a layer above the I/O ring. The present technology can be applied to a semiconductor chip that inputs and outputs RF signals.
(FR) La présente technologie concerne une puce à semi-conducteur supprimant l'affaiblissement d'un signal haute fréquence tout en permettant d'assurer un trajet de courant de faible impédance dans un anneau d'entrée/sortie. La puce à semi-conducteur comprend un anneau d'entrée/sortie encerclant un circuit central, des premier et second plots en tant que bornes d'entrée/sortie d'un signal haute fréquence, et une ligne de transmission de signal haute fréquence qui se connecte électriquement aux premier et second plots et au circuit central. La ligne de transmission de signal haute fréquence est formée dans une couche au-dessus de l'anneau d'entrée/sortie. La présente technologie peut être appliquée à une puce à semi-conducteur qui applique et émet des signaux RF.
(JA) 本技術は、高周波信号の減衰を抑えつつ、I/Oリングにおいて低インピーダンスの電流経路を確保することができるようにする半導体チップに関する。 半導体チップは、コア回路を包囲するI/Oリングと、高周波信号の入出力端子となる第1および第2のパッドと、第1および第2のパッドとコア回路とに電気的に接続される高周波信号伝送線路とを備える。高周波信号伝送線路は、I/Oリングより上層に形成される。本技術は、RF信号の入出力を行う半導体チップに適用することができる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)