WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018139265) プロセッサ、情報処理装置及びプロセッサの動作方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/139265 国際出願番号: PCT/JP2018/000987
国際公開日: 02.08.2018 国際出願日: 16.01.2018
IPC:
G06F 15/16 (2006.01) ,G06F 9/38 (2006.01) ,G06F 15/80 (2006.01) ,G06N 3/10 (2006.01) ,G06T 1/20 (2006.01)
出願人: FUJITSU LIMITED[JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
発明者: YODA, Katsuhiro; JP
TOMONO, Mitsuru; JP
NOTSU, Takahiro; JP
代理人: MUKOUYAMA Naoki; JP
優先権情報:
2017-01339727.01.2017JP
発明の名称: (EN) PROCESSOR, INFORMATION PROCESSING DEVICE, AND PROCESSOR OPERATION METHOD
(FR) PROCESSEUR, DISPOSITIF DE TRAITEMENT D'INFORMATIONS ET PROCÉDÉ DE FONCTIONNEMENT DE PROCESSEUR
(JA) プロセッサ、情報処理装置及びプロセッサの動作方法
要約: front page image
(EN) [Problem] To efficiently perform reading processing of image data by a core within a processor. [Solution] A processor comprising: a plurality of computing cores (CORE); a plurality of pieces of individual memory (IMEM) accessed from the computing cores; a plurality of pieces of shared memory (SMEM) provided to each of the plurality of computing cores; a plurality of memory control circuits (MAU) provided between each of the plurality of computing cores and the plurality of pieces of individual memory; a plurality of selectors (SL) provided to each of the plurality of pieces of shared memory; and a control core (C_CORE) for controlling the plurality of computing cores. For each of the plurality of memory control circuits, the control core sets the transfer source addresses of shared memory and individual memory in which transfer data to be transferred between the plurality of computing cores is stored and the transfer destination address of shared memory to which the transfer data is to be transferred, and when transfer select information is set in the plurality of selectors and the addresses of the read requests of a computing core (CORE0) to which each of the plurality of memory control circuits belongs match the transfer source addresses, each of the plurality of memory control circuits transfers the transfer data for the read requests to the transfer destination address via the selectors in which the transfer select information is set. When the control core sets read select information in each of the plurality of selectors, read data is read for each of the plurality of pieces of shared memory from a computer core to which the shared memory belongs and from one of first adjacent cores via the selectors in which the read select information is set.
(FR) [Problème] Réaliser efficacement un traitement de lecture de données d'image par un cœur à l'intérieur d'un processeur. [Solution] L'invention concerne un processeur comprenant : une pluralité de cœurs de calcul (CORE); une pluralité d'éléments de mémoire individuelle (IMEM) ayant fait l'objet d'un accès à partir des cœurs de calcul; une pluralité d'éléments de mémoire partagée (SMEM) fournis à chacun de la pluralité de cœurs de calcul; une pluralité de circuits de commande de mémoire (MAU) disposée entre chaque cœur de la pluralité de cœurs de calcul et la pluralité d'éléments de mémoire individuelle; une pluralité de sélecteurs (SL) fournie à chacun de la pluralité d'éléments de mémoire partagée; et un cœur de commande (C_CORE) pour commander la pluralité de cœurs de calcul. Pour chaque circuit de la pluralité de circuits de commande de mémoire, le cœur de commande définit les adresses de source de transfert de mémoire partagée et de mémoire individuelle dans laquelle des données de transfert à transférer entre la pluralité de cœurs de calcul sont stockées et l'adresse de destination de transfert de mémoire partagée à laquelle les données de transfert doivent être transférées, et lorsque des informations de sélection de transfert sont définies dans la pluralité de sélecteurs et les adresses des requêtes de lecture d'un cœur de calcul (CORE0) auquel chaque circuit de la pluralité de circuits de commande de mémoire correspond aux adresses de source de transfert, chaque circuit de la pluralité de circuits de commande de mémoire transfère les données de transfert pour les requêtes de lecture à l'adresse de destination de transfert par l'intermédiaire des sélecteurs dans lesquels les informations de sélection de transfert sont définies. Lorsque le cœur de commande définit des informations de sélection de lecture dans chaque sélecteur de la pluralité de sélecteurs, des données de lecture sont lues pour chaque élément de la pluralité d'éléments de mémoire partagée à partir d'un cœur informatique auquel la mémoire partagée appartient et de l'un des premiers cœurs adjacents par l'intermédiaire des sélecteurs dans lesquels les informations de sélection de lecture sont définies.
(JA) 【課題】 プロセッサ内のコアによる画像データの読み出し処理を効率的に行う。 【解決手段】 複数の演算コアCOREと、演算コアからアクセスされる複数の個別メモリ(IMEM)と、複数の演算コアそれぞれに設けられる複数の共有メモリ(SMEM)と、複数の演算コアと複数の個別メモリのそれぞれの間に設けられる複数のメモリ制御回路(MAU)と、複数の共有 メモリそれぞれに設けられる複数のセレクタ(SL)と、複数の演算コアを制御する制御コア(C_CORE)とを有する。制御コアが、複数のメモリ制御回路それぞれに、複数の演算コア間で転送される転送データが格納される個別メモリ及び共有メモリの転送元アドレスと、転送データが転送される共有メモリの転送先アドレスを設定し、複数のセレクタに転送セレクト情報を設定した場合、複数のメモリ制御回路それぞれが、それぞれが属する演算コア(COER0)のリード要求のアドレスが前記転送元アドレスと一致する場合、前記転送 セレクト情報を設定された前記セレクタを経由して前記転送先アドレスに前記リード要求に対する転送データを転送する。制御コアが、複数のセレクタそれぞれにリードセレクト情報を設定した場合、複数の共有メモリそれぞれは、リードセレクト情報を設定されたセレクタを経由して共有メモリが属する演算コアと第1隣接コアのいずれかからリードデータを読み出される、プロセッサ。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)