WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018134999) 可変利得増幅器
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/134999 国際出願番号: PCT/JP2017/002134
国際公開日: 26.07.2018 国際出願日: 23.01.2017
IPC:
H03G 3/10 (2006.01) ,H03F 1/22 (2006.01) ,H03F 3/60 (2006.01)
H 電気
03
基本電子回路
G
増幅の制御
3
増幅器または周波数変換器の利得制御
02
手動制御
04
非同調増幅器におけるもの
10
半導体装置をもつもの
H 電気
03
基本電子回路
F
増幅器
1
増幅素子として電子管のみ,半導体装置のみまたは汎用素子のみを用いた増幅器の細部
08
増幅素子の内部インピーダンスの有害な影響を低減するための増幅器の変形
22
カスコード結合,すなわちカソードまたはエミッタ接地段の次にそれぞれグリッドまたはベース接地段が続くもの,の使用によるもの
H 電気
03
基本電子回路
F
増幅器
3
増幅素子として電子管のみまたは半導体装置のみをもつ増幅器
60
結合回路網が分布定数をもつ増幅器,例.導波管共振器をもつもの
出願人: MITSUBISHI ELECTRIC CORPORATION[JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者: FUJIWARA, Takanobu; JP
SHIMOZAWA, Mitsuhiro; JP
代理人: TAZAWA, Hideaki; JP
HAMADA, Hatsune; JP
NAKASHIMA, Nari; JP
SAKAMOTO, Tatsuya; JP
TSUJIOKA, Masaaki; JP
INOUE, Kazuma; JP
優先権情報:
発明の名称: (EN) VARIABLE GAIN AMPLIFIER
(FR) AMPLIFICATEUR À GAIN VARIABLE
(JA) 可変利得増幅器
要約:
(EN) A control circuit (114) determines a conductive state and a cut-off state for unit cell circuits (100a-100n) by executing control via first gain control terminals (108a-108n) and second gain control terminals (109a-109n). Between a first transistor (101) and a switch transistor (103), and between a second transistor (102) and the switch transistor (103), in each of the unit cell circuits (100a-100n), impedance transformers (104) are provided, in which impedances viewed from the bases of the first transistor (101) and the second transistor (102) to the corresponding first gain control terminal (108a-108n) and the corresponding second gain control terminal (109a-109n), respectively, are set as setting values.
(FR) La présente invention concerne un circuit de commande (114) qui détermine un état conducteur et un état de coupure concernant des circuits de cellules unitaires (100a-100n) en exécutant une commande par l'intermédiaire de premières bornes de commande de gain (108a-108n) et de secondes bornes de commande de gain (109a-109n). Entre un premier transistor (101) et un transistor de commutation (103), et entre un second transistor (102) et le transistor de commutation (103), chacun des circuits de cellules unitaires (100a-100n) est pourvu de transformateurs d'impédance (104) dont les impédances observées à partir des bases du premier transistor (101) et du second transistor (102) jusqu'à la première borne de commande de gain correspondante (108a-108n) et la seconde borne de commande de gain correspondante (109a-109n), respectivement, sont définies en tant que valeurs de réglage.
(JA) 単位セル回路(100a~100n)に対し、制御回路部(114)が第1の利得制御用端子(108a~108n)と第2の利得制御用端子(109a~109n)を介して制御することにより、それぞれ導通状態と遮断状態とを決定する。単位セル回路(100a~100n)における第1のトランジスタ(101)及び第2のトランジスタ(102)とスイッチ用トランジスタ(103)との間に、第1のトランジスタ(101)及び第2のトランジスタ(102)のベースから第1の利得制御用端子(108a~108n)及び第2の利得制御用端子(109a~109n)側を見たインピーダンスを設定値とするインピーダンス変成器(104)を設ける。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)