WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018131084) PLL回路
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/131084 国際出願番号: PCT/JP2017/000541
国際公開日: 19.07.2018 国際出願日: 11.01.2017
IPC:
H03L 7/197 (2006.01) ,H03C 3/00 (2006.01) ,H03L 7/10 (2006.01)
H 電気
03
基本電子回路
L
電子的振動またはパルス発生器の自動制御,起動,同期または安定化
7
周波数または位相の自動制御;同期
06
周波数または位相ロックループに加えられる基準信号を用いるもの
16
間接的な周波数の合成,すなわち周波数または位相ロックループを用いる予じめ決められた多数の周波数の内の所望の一つを発生するもの
18
ループの中に分周器または計数器を用いるもの
197
ループをロックするために時間差を用いるもの,適時変化可能な数値間を計数する計数器,または適時変化可能な係数によって分周する分周器,例.非整数の周波数分周を得るもの
H 電気
03
基本電子回路
C
変調
3
角度変調
H 電気
03
基本電子回路
L
電子的振動またはパルス発生器の自動制御,起動,同期または安定化
7
周波数または位相の自動制御;同期
06
周波数または位相ロックループに加えられる基準信号を用いるもの
08
位相ロックループの細部
10
初期同期を確実にするためのもの,またはキャプチャーレンジを広くするためのもの
出願人: MITSUBISHI ELECTRIC CORPORATION[JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者: YANAGIHARA, Yuki; JP
TSUTSUMI, Koji; JP
SHIMOZAWA, Mitsuhiro; JP
代理人: MURAKAMI, Kanako; JP
MATSUI, Jumei; JP
KURATANI, Yasutaka; JP
DATE, Kenro; JP
優先権情報:
発明の名称: (EN) PLL CIRCUIT
(FR) CIRCUIT PLL
(JA) PLL回路
要約:
(EN) With a conventional PLL circuit, circuit characteristics change dynamically due to temperature changes and degradation over time, and therefore there was the problem that it was difficult to find suitable application parameters for DAC. This PLL circuit comprises: frequency dividers for dividing oscillation signals; a phase frequency comparator for comparing a reference signal with oscillation signals divided by the frequency dividers, and outputting signals according to the difference thereof; a loop filter that blocks high frequency components of signals output by the phase frequency comparator, and outputs signals for which the high frequency components are blocked; an oscillator that changes the oscillating frequency according to the output signals of the loop filter, and outputs oscillation signals; a digital signal processor for finding the frequency of the oscillation signals; a parameter control circuit for finding control parameters on the basis of the frequency of the oscillation signal found by the digital signal processor; and a digital analog converter that outputs analog signals to the loop filter or the oscillator according to the control parameters, and corrects the time change of the oscillating frequency.
(FR) Au moyen d'un circuit PLL classique, des caractéristiques de circuit changent dynamiquement en raison de changements de température et de dégradation au cours du temps, et par conséquent, il était difficile de trouver des paramètres d'application appropriés pour un CAN. Ce circuit PLL comprend : des diviseurs de fréquence permettant de diviser des signaux d'oscillation ; un comparateur de fréquence de phase permettant de comparer un signal de référence avec des signaux d'oscillation divisés par les diviseurs de fréquence, et d'émettre des signaux en fonction de la différence correspondante ; un filtre à boucle qui bloque des composantes haute fréquence de signaux émis par le comparateur de fréquence de phase, et émet des signaux pour lesquels les composantes haute fréquence sont bloquées ; un oscillateur qui change la fréquence d'oscillation en fonction des signaux de sortie du filtre à boucle, et émet des signaux d'oscillation ; un processeur de signal numérique permettant de trouver la fréquence des signaux d'oscillation ; un circuit de commande de paramètres permettant de trouver des paramètres de commande sur la base de la fréquence du signal d'oscillation trouvée par le processeur de signal numérique ; et un convertisseur analogique-numérique qui émet des signaux analogiques vers le filtre à boucle ou l'oscillateur en fonction des paramètres de commande, et corrige le changement de temps de la fréquence d'oscillation.
(JA) 従来のPLL回路では、温度変化や経年劣化により回路特性が動的に変化するため、DACの適切な印加パラメータを求めることが難しいという課題があった。 本発明のPLL回路は、発振信号を分周する分周器と、基準信号と分周器が分周した発振信号とを比較し、その差に応じた信号を出力する位相周波数比較器と、位相周波数比較器が出力した信号の高周波成分を遮断し、高周波成分を遮断した信号を出力するループフィルタと、ループフィルタの出力信号にしたがって、発振周波数を変化させ、発振信号を出力する発振器と、発振信号の周波数を求めるデジタルシグナルプロセッサと、デジタルシグナルプロセッサが求めた発振信号の周波数に基づいて制御パラメータを求めるパラメータ制御回路と、制御パラメータにしたがって、ループフィルタまたは発振器にアナログ信号を出力し、発振周波数の時間変化を補正するデジタルアナログ変換器とを備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)