このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018125159) SEMICONDUCTOR PACKAGE HAVING SINGULAR WIRE BOND ON BONDING PADS
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/125159 国際出願番号: PCT/US2016/069304
国際公開日: 05.07.2018 国際出願日: 29.12.2016
IPC:
H01L 25/065 (2006.01) ,H01L 23/00 (2006.01) ,H01L 23/31 (2006.01) ,H01L 23/498 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
065
装置がグループ27/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
28
封緘,例.封緘層,被覆
31
配列に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
48
動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
488
ハンダ付け構造または結合構造からなるもの
498
絶縁基板上のリード
出願人:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
発明者:
XU, Yi; US
代理人:
BRASK, Justin, K.; US
優先権情報:
発明の名称: (EN) SEMICONDUCTOR PACKAGE HAVING SINGULAR WIRE BOND ON BONDING PADS
(FR) BOÎTIER DE SEMICONDUCTEUR AYANT UNE LIAISON FILAIRE SINGULIÈRE SUR DES PLOTS DE CONNEXION
要約:
(EN) Semiconductor packages including active die stacks, and methods of fabricating such semiconductor packages, are described. In an example, a semiconductor package includes an active die having a top surface covered by a molding compound, and a bonding pad attached to only one interconnect wire. A method of fabricating the semiconductor package includes bridging a pair of dies stacks by the interconnect wire, and dividing the interconnect wire to form separate wire segments attached to respective die stacks.
(FR) L'invention concerne des boîtiers de semiconducteur comprenant des empilements de puces actives, et des procédés de fabrication de tels boîtiers de semiconducteurs. Dans un exemple, un boîtier de semiconducteur comprend une puce active ayant une surface supérieure recouverte par un composé de moulage, et un plot de connexion fixé à un seul fil d'interconnexion. Un procédé de fabrication du boîtier de semiconducteur consiste à ponter une paire d'empilements de puces par le fil d'interconnexion, et à diviser le fil d'interconnexion pour former des segments de fil séparés fixés à des empilements de puces respectifs.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)