国際・国内特許データベース検索

1. (WO2018123823) 柱状半導体装置の製造方法

Pub. No.:    WO/2018/123823    International Application No.:    PCT/JP2017/046000
Publication Date: Fri Jul 06 01:59:59 CEST 2018 International Filing Date: Fri Dec 22 00:59:59 CET 2017
IPC: H01L 21/8244
H01L 27/11
Applicants: UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
MASUOKA Fujio
舛岡 富士雄
HARADA Nozomu
原田 望
NAKAMURA Hiroki
中村 広記
MATAGNE Phillipe
マタニア フィリップ
KIKUCHI Yoshiaki
菊池 善明
Inventors: MASUOKA Fujio
舛岡 富士雄
HARADA Nozomu
原田 望
NAKAMURA Hiroki
中村 広記
MATAGNE Phillipe
マタニア フィリップ
KIKUCHI Yoshiaki
菊池 善明
Title: 柱状半導体装置の製造方法
Abstract:
柱状半導体装置の製造方法は、Si柱6b上にエピタキシャル結晶成長により形成されたP+層38a、N+層38b、8cの側面を囲んだ円帯状のSiO2層と、これを囲んだ外周部にAlO層51と、を形成し、このAlO層51をマスクに円帯状SiO2層をエッチングして、円帯状のコンタクトホールを形成し、このコンタクトホールにW層52c、52d、52eを埋め込むことにより、P+層38a、N+層38b、8cの頂部の側面に接して、平面視において、等幅で、円帯状のW層52c、52d、52e(バッファ導体層を含む)を形成する工程を有する。