このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018123064) 半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2018/123064 国際出願番号: PCT/JP2016/089209
国際公開日: 05.07.2018 国際出願日: 29.12.2016
IPC:
H01L 23/02 (2006.01) ,H01L 23/12 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
02
容器,封止
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
伊藤 正康 ITO, Masayasu; JP
宮脇 勝巳 MIYAWAKI, Katsumi; JP
一戸 洋暁 ICHINOHE, Hiroaki; JP
鶴巻 隆 TSURUMAKI, Takashi; JP
代理人:
高田 守 TAKADA, Mamoru; JP
高橋 英樹 TAKAHASHI, Hideki; JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR
(JA) 半導体装置
要約:
(EN) The present invention is characterized by including: a heat sink; an integrated component which is fixed to the heat sink and integrates a matching circuit and a ceramic terminal having a microstrip line; a lead fixed to the ceramic terminal; an integrated substrate fixed to the heat sink; a semiconductor chip fixed to the heat sink; a plurality of wires connecting the matching circuit and the integrated substrate and electrically connecting the integrated substrate and the semiconductor chip; a frame surrounding the integrated substrate and the semiconductor chip in plan view; and a cap provided on the frame.
(FR) La présente invention est caractérisée en ce qu'elle comprend : un dissipateur thermique; un composant intégré qui est fixé au dissipateur thermique et intègre un circuit d'adaptation et une borne en céramique ayant une ligne microruban; un conducteur fixé à la borne en céramique; un substrat intégré fixé au dissipateur thermique; une puce semiconductrice fixée au dissipateur thermique; une pluralité de fils connectant le circuit d'adaptation et le substrat intégré et connectant électriquement le substrat intégré et la puce semiconductrice; un cadre entourant le substrat intégré et la puce semiconductrice dans une vue en plan; et un capuchon disposé sur le cadre.
(JA) ヒートシンクと、マイクロストリップラインを有するセラミック端子と、整合回路とを一体化させた、該ヒートシンクに固定された一体化部品と、該セラミック端子に固定されたリードと、該ヒートシンクに固定された整合基板と、該ヒートシンクに固定された半導体チップと、該整合回路と該整合基板を接続し、該整合基板と該半導体チップを電気的に接続する複数のワイヤと、平面視で該整合基板と該半導体チップを囲むフレームと、該フレームの上に設けられたキャップと、を備えたことを特徴とする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)