国際・国内特許データベース検索

1. (WO2018116542) 電極積層体の製造装置

Pub. No.:    WO/2018/116542    International Application No.:    PCT/JP2017/032340
Publication Date: Fri Jun 29 01:59:59 CEST 2018 International Filing Date: Fri Sep 08 01:59:59 CEST 2017
IPC: H01M 10/04
B65H 23/038
H01M 10/0585
Applicants: MURATA MANUFACTURING CO.,LTD.
株式会社村田製作所
Inventors: FUJIWAKE, Koichiro
藤分浩一郎
KAMIGAWA, Hideyasu
上川英康
YAMAMOTO, Takeshi
山元武
NISHIDA, Sadao
西田貞雄
KAMIURA, Jiro
上浦二郎
Title: 電極積層体の製造装置
Abstract:
セパレータの位置ずれを補正するための基準である基準位置に誤差が生じた場合でも、セパレータおよび電極間の位置ずれを抑制する。 第1の位置ずれ量検出センサ22は、所定の基準位置に対する第1のセパレータ材11Aの幅方向の位置ずれ量を第1の位置ずれ量として検出する。電極供給部23は、所定の電極供給位置に電極12を供給する。第2の位置ずれ量検出センサ25は、所定の基準位置に対する第2のセパレータ材13Aの幅方向の位置ずれ量を第2の位置ずれ量として検出する。制御部27は、第1の位置ずれ量に基づいて第1のセパレータ材11Aの位置を補正し、第2の位置ずれ量に基づいて第2のセパレータ材13Aの位置を補正する。カメラ26は、撮像により電極12の位置との関係から、第1のセパレータ材11Aの幅方向における実際の位置ずれ量を検出し、制御部27は、実際の位置ずれ量に基づいて所定の基準位置を補正する。