このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018116523) TDI方式リニアイメージセンサ
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/116523 国際出願番号: PCT/JP2017/030152
国際公開日: 28.06.2018 国際出願日: 23.08.2017
IPC:
H04N 5/372 (2011.01) ,H01L 27/148 (2006.01)
H 電気
04
電気通信技術
N
画像通信,例.テレビジョン
5
テレビジョン方式の細部
30
光または類似信号から電気信号への変換
335
固体撮像素子を用いるもの
369
固体撮像素子の構造,固体撮像素子と関連する回路に特徴のあるもの
372
電荷結合素子センサ,特に固体撮像素子に適応したシフトレジスタもしくは時間遅延積分レジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
14
赤外線,可視光,短波長の電磁波または粒子線輻射に感応する半導体構成部品で,これらの輻射線エネルギーを電気的エネルギーに変換するかこれらの輻射線によって電気的エネルギーを制御するかのどちらかに特に適用されるもの
144
輻射線によって制御される装置
146
固体撮像装置構造
148
電荷結合型固体撮像装置
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
中西 淳治 NAKANISHI, Junji; JP
代理人:
鮫島 睦 SAMEJIMA, Mutsumi; JP
山田 卓二 YAMADA, Takuji; JP
優先権情報:
2016-24508519.12.2016JP
発明の名称: (EN) TDI LINEAR IMAGE SENSOR
(FR) CAPTEUR D'IMAGES LINÉAIRE DE PHOTODÉTECTEUR À REPORT ET INTÉGRATION
(JA) TDI方式リニアイメージセンサ
要約:
(EN) In a pixel array (3), a plurality of pixels for performing photoelectric conversion are arranged in a two-dimensional array having a first direction and a second direction. A plurality of vertical CCDs (11) respectively subject electric charges generated in the plurality of pixels to time delay and integration, transfer the electric charges in the first direction, and are adjacent to each other in the second direction. A signal processing circuit (6) sequentially selects and outputs one among a plurality of signals respectively indicating the electric charges transferred by the plurality of vertical CCDs (11). An input/output pad (4) outputs an output signal of the signal processing circuit (6). On a first semiconductor substrate (1), the pixel array (3), the plurality of vertical CCDs (11), and the input/output pad (4) are formed. On a second semiconductor substrate (2), the signal processing circuit (6) is formed. The second semiconductor substrate (2) is electrically connected to the first semiconductor substrate (1).
(FR) L'invention concerne, dans un réseau de pixels (3), une pluralité de pixels permettant de réaliser une conversion photoélectrique, laquelle pluralité de pixels sont agencés dans un réseau bidimensionnel comportant une première direction et une seconde direction. Une pluralité de CCD verticaux (11) soumettent respectivement des charges électriques générées dans la pluralité de pixels au retard temporel et à une intégration, transfèrent les charges électriques dans la première direction, et sont adjacentes l'une à l'autre dans la seconde direction. Un circuit de traitement de signal (6) sélectionne et délivre en sortie de manière séquentielle un signal parmi une pluralité de signaux indiquant respectivement les charges électriques transférées par la pluralité de CCD verticaux (11). Un bloc d'entrée/sortie (4) délivre en sortie un signal de sortie du circuit de traitement de signal (6). Sur un premier substrat semi-conducteur (1), le réseau de pixels (3), la pluralité de CCD verticaux (11) et le bloc d'entrée/sortie (4) sont formés. Sur un second substrat semi-conducteur (2), le circuit de traitement de signal (6) est formé. Le second substrat semi-conducteur (2) est électriquement relié au premier substrat semi-conducteur (1).
(JA) 画素アレイ(3)は、光電変換を行う複数の画素を、第1の方向及び第2の方向を有する2次元アレイ状に配置している。複数の垂直CCD(11)は、複数の画素で発生した電荷を時間遅延積分して第1の方向にそれぞれ転送し、第2の方向において互いに隣接している。信号処理回路(6)は、複数の垂直CCD(11)により転送された電荷をそれぞれ示す複数の信号のうちの1つを逐次に選択して出力する。入出力パッド(4)は、信号処理回路(6)の出力信号を出力する。第1の半導体基板(1)には、画素アレイ(3)、複数の垂直CCD(11)、及び入出力パッド(4)が形成されている。第2の半導体基板(2)には、信号処理回路(6)が形成されている。第1の半導体基板(1)に対して第2の半導体基板(2)が電気的に接続される。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)