このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018116458) 半導体装置、インバータおよび自動車
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/116458 国際出願番号: PCT/JP2016/088455
国際公開日: 28.06.2018 国際出願日: 22.12.2016
IPC:
H02M 7/537 (2006.01) ,H02M 7/48 (2007.01) ,H03K 17/16 (2006.01)
H 電気
02
電力の発電,変換,配電
M
交流-交流,交流-直流または直流-直流変換装置,および主要な,または類似の電力供給システムと共に使用するための装置:直流または交流入力-サージ出力変換;そのための制御または調整
7
交流入力一直流出力変換;直流入力―交流出力変換
42
直流入力―交流出力変換であって非可逆的なもの
44
静止型変換器によるもの
48
制御電極をもつ放電管または制御電極をもつ半導体装置を用いるもの
53
制御信号の連続的印加を必要とする三極管またはトランジスタ型式の装置を用いるもの
537
半導体装置のみを用いるもの(例.1石型インバータ)
H 電気
02
電力の発電,変換,配電
M
交流-交流,交流-直流または直流-直流変換装置,および主要な,または類似の電力供給システムと共に使用するための装置:直流または交流入力-サージ出力変換;そのための制御または調整
7
交流入力一直流出力変換;直流入力―交流出力変換
42
直流入力―交流出力変換であって非可逆的なもの
44
静止型変換器によるもの
48
制御電極をもつ放電管または制御電極をもつ半導体装置を用いるもの
H 電気
03
基本電子回路
K
パルス技術
17
電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
16
混信電圧または混信電流を消去するための変形
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
日山 一明 HIYAMA Kazuaki; JP
代理人:
吉竹 英俊 YOSHITAKE Hidetoshi; JP
有田 貴弘 ARITA Takahiro; JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE, INVERTER, AND AUTOMOBILE
(FR) DISPOSITIF À SEMI-CONDUCTEURS, ONDULEUR, ET AUTOMOBILE
(JA) 半導体装置、インバータおよび自動車
要約:
(EN) The present invention relates to a semiconductor device equipped with a dead-time generation circuit, wherein said semiconductor device is provided with: first and second status detection circuits respectively having a function of detecting whether first and second switching devices are in a turning-off operation or not and outputting first and second status signals, and having a function of generating the dead-times for the turning-on/off operations of the first and second switching devices; a first logic circuit receiving a first on/off command signal for commanding turning-on/off of the first switching device and the second status signal and outputting a signal for turning on the first switching device only when the second switching device is not in the turning-off operation; and a second logic circuit receiving the first on/off command signal for commanding turning-on/off of the second switching device and the first status signal and outputting a signal for turning on the second switching device only when the first switching device is not in the turning-off operation.
(FR) La présente invention concerne un dispositif à semi-conducteurs équipé d'un circuit de génération de temps morts, ledit dispositif à semi-conducteurs comportant: des premier et deuxième circuits de détection d'état dotés respectivement d'une fonction consistant à détecter si des premier et deuxième dispositifs de commutation sont dans une opération de mise hors tension ou non et à délivrer des premier et deuxième signaux d'état, et doté d'une fonction consistant à générer les temps morts pour les opérations de mise sous/hors tension des premier et deuxième dispositifs de commutation; un premier circuit logique recevant un premier signal de consigne de marche/arrêt servant à commander la mise sous/hors tension du premier dispositif de commutation et le deuxième signal d'état et délivrant un signal destiné à mettre sous tension le premier dispositif de commutation uniquement lorsque le deuxième dispositif de commutation n'est pas dans l'opération de mise hors tension; et un deuxième circuit logique recevant le premier signal de consigne de marche/arrêt servant à commander la mise sous/hors tension du deuxième dispositif de commutation et le premier signal d'état et délivrant un signal destiné à mettre sous tension le deuxième dispositif de commutation uniquement lorsque le premier dispositif de commutation n'est pas dans l'opération de mise hors tension.
(JA) 本発明はデッドタイム生成回路を備えた半導体装置に関し、それぞれが、第1、第2のスイッチングデバイスがターンオフ動作中であるか否かを検出して、第1、第2のステータス信号を出力する機能を有し、第1、第2のスイッチングデバイスのオン、オフ動作のデッドタイムを生成する機能を有する第1、第2のステータス検出回路と、第1のスイッチングデバイスにオン、オフを指令する第1のオン・オフ指令信号と、第2のステータス信号とが入力され、第2のスイッチングデバイスがターンオフ動作中でない場合のみ第1のスイッチングデバイスをオンさせる信号を出力する第1の論理回路と、第2のスイッチングデバイスにオン、オフを指令する第1のオン・オフ指令信号と、第1のステータス信号とが入力され、第1のスイッチングデバイスがターンオフ動作中でない場合のみ第2のスイッチングデバイスをオンさせる信号を出力する第2の論理回路とを備えている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)