国際・国内特許データベース検索

1. (WO2018110288) チップ抵抗器およびその製造方法

Pub. No.:    WO/2018/110288    International Application No.:    PCT/JP2017/042982
Publication Date: Fri Jun 22 01:59:59 CEST 2018 International Filing Date: Fri Dec 01 00:59:59 CET 2017
IPC: H01C 1/034
H01C 7/00
H01C 13/00
H01C 17/065
Applicants: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD.
パナソニックIPマネジメント株式会社
Inventors: KINOSHITA Yasuharu
木下 泰治
TAMURA Takaaki
田村 隆明
Title: チップ抵抗器およびその製造方法
Abstract:
本開示は、長期信頼性の悪化を抑制できるチップ抵抗器およびその製造方法を提供することを目的とする。本開示のチップ抵抗器は、金属で構成された抵抗体(11)と、抵抗体(11)の第1主面(11a)の両端部に形成された一対の電極(12)と、を備える。さらに、抵抗体(11)の第1主面(11a)の裏側に位置する第2主面(11b)に形成された第1の保護膜(13)と、抵抗体(11)の第1主面(11a)において一対の電極(12)間に形成された第2の保護膜(14)と、抵抗体(11)の一対の電極(12)間に流れる電流の方向と平行な側面に形成された第3の保護膜とを備える。抵抗体(11)の側面は、電流の流れる方向から見て外方に突出する突出部を設けている。