このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018109970) 半導体デバイスおよびその製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/109970 国際出願番号: PCT/JP2017/025245
国際公開日: 21.06.2018 国際出願日: 11.07.2017
IPC:
H01L 29/786 (2006.01) ,H01L 21/336 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
出願人:
住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 大阪府大阪市中央区北浜四丁目5番33号 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP
発明者:
宮永 美紀 MIYANAGA, Miki; JP
綿谷 研一 WATATANI, Kenichi; JP
粟田 英章 AWATA, Hideaki; JP
代理人:
特許業務法人深見特許事務所 FUKAMI PATENT OFFICE, P.C.; 大阪府大阪市北区中之島三丁目2番4号 中之島フェスティバルタワー・ウエスト Nakanoshima Festival Tower West, 2-4, Nakanoshima 3-chome, Kita-ku, Osaka-shi, Osaka 5300005, JP
優先権情報:
2016-24022912.12.2016JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体デバイスおよびその製造方法
要約:
(EN) Provided is a semiconductor device comprising: a gate electrode; a channel layer disposed in a region directly below or directly above the gate electrode; a source electrode and a drain electrode disposed so as to be in contact with the channel layer; and a first insulation layer disposed between the gate electrode and the channel layer. The semiconductor device is configured such that: the channel layer includes a first oxide semiconductor; the source electrode and/or the drain electrode includes a second oxide semiconductor; the first and second oxide semiconductors include indium, tungsten, and zinc; the content ratio of tungsten to the total of indium, tungsten, and zinc is greater than 0.001 and no more than 8.0 at.%, the content ratio of zinc to the total of indium, tungsten, and zinc is 1.2–40 at.% inclusive, and the atomic ratio of zinc to tungsten is greater than 1.0 and less than 20,000. Also provided is a method for manufacturing such semiconductor device.
(FR) L'invention concerne un dispositif à semi-conducteurs qui comprend : une électrode de grille ; une couche de canal qui est disposée dans une région directement au-dessous ou directement au-dessus de l'électrode de grille ; une électrode de source et une électrode de drain qui sont disposées en contact avec la couche de canal ; et une première couche isolante qui est disposée entre l'électrode de grille et la couche de canal. Le dispositif à semi-conducteurs est configuré de telle sorte que : la couche de canal comprend un premier semi-conducteur d'oxyde ; l'électrode de source et/ou l'électrode de drain comprennent un second semi-conducteur d'oxyde ; le premier et le second semi-conducteur d'oxyde comprennent de l'indium, du tungstène et du zinc ; le rapport de teneur en tungstène au total de l'indium, du tungstène et du zinc est supérieur à 0,001 et inférieur ou égal à 8,0 enpourcentage, Le rapport de teneur en zinc au total de l'indium, du tungstène et du zinc est de 1,2 à 40 enpourcentage inclus, et le rapport atomique du zinc au tungstène est supérieur à 1,0 et inférieur à 20 000. L'invention concerne également un procédé de fabrication d'un tel dispositif à semi-conducteurs.
(JA) ゲート電極;ゲート電極の直下または直上領域に配置されるチャネル層;チャネル層に接して配置されるソース電極およびドレイン電極;ゲート電極とチャネル層との間に配置される第1絶縁層を含み、チャネル層は第1酸化物半導体を含み、ソース電極および/またはドレイン電極は第2酸化物半導体を含み、第1および第2酸化物半導体はIn、WおよびZnを含有し、In、WおよびZnの合計に対するWの含有率が0.001原子%より大きく8.0原子%以下であり、Znの含有率が1.2原子%以上40原子%以下であり、Wに対するZnの原子比が1.0より大きく20000より小さい半導体デバイス、ならびにその製造方法が提供される。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)