このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018105662) 半導体装置の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/105662 国際出願番号: PCT/JP2017/043841
国際公開日: 14.06.2018 国際出願日: 06.12.2017
IPC:
H01L 23/29 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/56 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/12 (2006.01) ,H01L 23/31 (2006.01) ,H01L 23/522 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
28
封緘,例.封緘層,被覆
29
材料に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
31
半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
3205
絶縁層へ非絶縁層,例.導電層または抵抗層,の付着;これらの層の後処理
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
56
封緘,例.封緘層,被覆
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71
グループ21/70で限定された装置の特定部品の製造
768
装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
28
封緘,例.封緘層,被覆
31
配列に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
52
動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
522
半導体本体上に分離できないように形成された導電層及び絶縁層の多層構造からなる外部の相互接続を含むもの
出願人:
日立化成株式会社 HITACHI CHEMICAL COMPANY, LTD. [JP/JP]; 東京都千代田区丸の内一丁目9番2号 9-2, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1006606, JP
発明者:
笠原 彩 KASAHARA Aya; JP
野中 敏央 NONAKA Toshihisa; JP
藤本 大輔 FUJIMOTO Daisuke; JP
鈴木 直也 SUZUKI Naoya; JP
代理人:
長谷川 芳樹 HASEGAWA Yoshiki; JP
清水 義憲 SHIMIZU Yoshinori; JP
平野 裕之 HIRANO Hiroyuki; JP
優先権情報:
2016-23876008.12.2016JP
発明の名称: (EN) METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMICONDUCTEUR
(JA) 半導体装置の製造方法
要約:
(EN) This method for producing a semiconductor device comprises: a step (I) wherein one or more semiconductor elements, each of which has an active surface, are arranged on a thermosetting resin film containing a thermosetting resin composition so that the thermosetting resin film and the active surfaces of the semiconductor elements are in contact with each other; a step (II) wherein the semiconductor elements arranged on the thermosetting resin film are sealed by means of a member for semiconductor sealing; a step (III) wherein the thermosetting resin film or a cured product thereof is provided with an opening that reaches the active surfaces of the semiconductor elements after the step (II); and a step (IV) wherein the opening is filled with a conductor, or alternatively, a conductor layer is formed within the opening.
(FR) L'invention concerne un procédé de fabrication d'un dispositif à semiconducteur comprenant : une étape (I) dans laquelle un ou plusieurs éléments semiconducteurs, dont chacun a une surface active, sont disposés sur un film de résine thermodurcissable contenant une composition de résine thermodurcissable de telle sorte que le film de résine thermodurcissable et les surfaces actives des éléments semiconducteurs sont en contact l'un avec l'autre; une étape (II) dans laquelle les éléments semiconducteurs disposés sur le film de résine thermodurcissable sont scellés au moyen d'un élément pour scellement de semiconducteur; une étape (III) dans laquelle le film de résine thermodurcissable ou un produit durci de celui-ci comprend une ouverture qui atteint les surfaces actives des éléments semiconducteurs après l'étape (II); et une étape (IV) dans laquelle l'ouverture est remplie d'un conducteur, ou en variante, une couche conductrice est formée à l'intérieur de l'ouverture.
(JA) 本発明の半導体装置の製造方法は、熱硬化性樹脂組成物が含まれる熱硬化性樹脂フィルム上に、能動面を有する半導体素子を1つ以上、熱硬化性樹脂フィルムと半導体素子の能動面とが接するように配置する工程(I)と、熱硬化性樹脂フィルム上に配置された半導体素子を半導体封止用部材で封止する工程(II)と、工程(II)の後、熱硬化性樹脂フィルム若しくはその硬化物に、半導体素子の能動面にまで至る開口を設ける工程(III)と、開口に導体を充填する又は開口の内側に導体層を形成する工程(IV)とを備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)