このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018105258) 半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/105258 国際出願番号: PCT/JP2017/038448
国際公開日: 14.06.2018 国際出願日: 25.10.2017
IPC:
H01L 23/12 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
31
半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
3205
絶縁層へ非絶縁層,例.導電層または抵抗層,の付着;これらの層の後処理
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71
グループ21/70で限定された装置の特定部品の製造
768
装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
52
動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
522
半導体本体上に分離できないように形成された導電層及び絶縁層の多層構造からなる外部の相互接続を含むもの
出願人:
日立オートモティブシステムズ株式会社 HITACHI AUTOMOTIVE SYSTEMS, LTD. [JP/JP]; 茨城県ひたちなか市高場2520番地 2520, Takaba, Hitachinaka-shi, Ibaraki 3128503, JP
発明者:
和田 真一郎 WADA Shinichirou; JP
大島 隆文 OSHIMA Takayuki; JP
代理人:
戸田 裕二 TODA Yuji; JP
優先権情報:
2016-23738707.12.2016JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置
要約:
(EN) The present invention narrows the space between wiring lines adjacent to each other, while suppressing decrease in the insulation reliability caused by ion migration between the wiring lines. According to the present invention, a semiconductor device which comprises a wiring layer wherein a first wiring line 7 and a second wiring line 8 adjacent to each other are covered by a resin layer is configured such that: the first wiring line 7 is formed on an insulating film 2; the second wiring line 8 is formed on a resin film 3 that is formed on the insulating film 2; and the potential applied to the first wiring line 7 and the potential applied to the second wiring line 8 are different from each other.
(FR) La présente invention vise à réduire l'espace entre des lignes de câblage mutuellement adjacentes, tout en supprimant la baisse de fiabilité d'isolation provoquée par la migration d'ions entre les lignes de câblage. Selon la présente invention, un dispositif semiconducteur qui comprend une couche de câblage dans laquelle une première ligne de câblage (7) et une deuxième ligne de câblage (8) mutuellement adjacentes sont recouvertes par une couche de résine, est conçu de telle sorte que : la première ligne de câblage (7) est formée sur un film isolant (2) ; la deuxième ligne de câblage (8) est formée sur un film en résine (3) qui est formé sur le film isolant (2) ; et le potentiel appliqué sur la première ligne de câblage (7) et le potentiel appliqué sur la deuxième ligne de câblage (8) sont différents l'un de l'autre.
(JA) 互いに隣接する配線間のイオンマイグレーションに起因する絶縁性の信頼性の低下を抑制しながら、配線間の間隔を狭小化する。 互いに隣接する第1の配線7と第2の配線8とが樹脂層に覆われた配線層を有する半導体装置において、第1の配線7は絶縁膜2上に、第2の配線8は絶縁膜2上に形成される樹脂膜3上に設け、かつ第1の配線7に与えられる電位と第2の配線8に与えられる電位とが異なるようにする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)