このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018088297) 半導体回路および半導体回路システム
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/088297 国際出願番号: PCT/JP2017/039520
国際公開日: 17.05.2018 国際出願日: 01.11.2017
IPC:
G11C 14/00 (2006.01) ,G11C 11/16 (2006.01) ,G11C 11/412 (2006.01)
G 物理学
11
情報記憶
C
静的記憶
14
電源遮断時にバックアップするための,揮発性メモリセルと不揮発性メモリセルの配置によって特徴づけられたデジタル記憶装置
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
02
磁気的素子を用いるもの
16
記憶作用が磁気的スピン効果に基づいている素子を用いるもの
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21
電気的素子を用いるもの
34
半導体装置を用いるもの
40
トランジスタを用いるもの
41
正帰還によるセル,すなわちリフレッシングまたは電荷再生を必要としないセルを形成するもの,例.双安定マルチバイブレータまたはシュミットトリガ
412
電界効果トランジスタのみを用いるもの
出願人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahicho, Atsugi-shi, Kanagawa 2430014, JP
発明者:
周藤 悠介 SHUTO, Yusuke; JP
平賀 啓三 HIRAGA, Keizo; JP
代理人:
特許業務法人つばさ国際特許事務所 TSUBASA PATENT PROFESSIONAL CORPORATION; 東京都新宿区新宿1丁目15番9号さわだビル3階 3F, Sawada Building, 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022, JP
優先権情報:
2016-22197714.11.2016JP
発明の名称: (EN) SEMICONDUCTOR CIRCUIT AND SEMICONDUCTOR CIRCUIT SYSTEM
(FR) CIRCUIT À SEMI-CONDUCTEUR ET SYSTÈME DE CIRCUIT À SEMI-CONDUCTEUR
(JA) 半導体回路および半導体回路システム
要約:
(EN) A semiconductor circuit according to the present invention comprises: a first circuit that generates the inverted voltage for the voltage at a first node and can apply the inverted voltage to a second node; a second circuit that generates the inverted voltage for the voltage at the second node and can apply the inverted voltage to the first node; a first transistor that connects the first node to a third node when turned on; a first storage element that has a first terminal connected to the third node and a second terminal to which a control voltage is applied and is capable of being in a first resistance state or a second resistance state; a first voltage setting circuit connected to the third node and capable of setting the voltage at the third node to a voltage corresponding to the voltage at a prescribed node among the first node and the second node; and a driving part that controls the operation of the first transistor while setting a control voltage.
(FR) La présente invention concerne un circuit à semi-conducteur comprenant : un premier circuit qui génère la tension inversée pour la tension au niveau d'un premier nœud et peut appliquer la tension inversée à un second nœud ; un second circuit qui génère la tension inversée pour la tension au niveau du second nœud et peut appliquer la tension inversée au premier nœud ; un premier transistor qui relie le premier nœud à un troisième nœud lorsqu'il est allumé ; un premier élément de stockage qui a une première borne reliée au troisième nœud et une seconde borne à laquelle une tension de commande est appliquée et peut être dans un premier état de résistance ou un second état de résistance ; un premier circuit de réglage de tension relié au troisième nœud et capable de régler la tension au niveau du troisième nœud à une tension correspondant à la tension au niveau d'un nœud prescrit parmi le premier nœud et le deuxième nœud ; et une partie de commande qui commande le fonctionnement du premier transistor tout en réglant une tension de commande.
(JA) 本開示の半導体回路は、第1のノードにおける電圧の反転電圧を生成し、その反転電圧を第2のノードに印加可能な第1の回路と、第2のノードにおける電圧の反転電圧を生成し、その反転電圧を第1のノードに印加可能な第2の回路と、オン状態になることにより第1のノードを第3のノードに接続する第1のトランジスタと、第3のノードに接続された第1の端子と、制御電圧が供給された第2の端子とを有し、第1の抵抗状態または第2の抵抗状態をとりうる第1の記憶素子と、第3のノードに接続され、第3のノードの電圧を、第1のノードおよび第2のノードのうちの所定のノードの電圧に応じた電圧に設定可能な第1の電圧設定回路と、第1のトランジスタの動作を制御するとともに、制御電圧を設定する駆動部とを備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)