WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018083931) 半導体ウェーハの両面研磨方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/083931 国際出願番号: PCT/JP2017/036008
国際公開日: 11.05.2018 国際出願日: 03.10.2017
IPC:
H01L 21/304 (2006.01) ,B24B 37/08 (2012.01)
出願人: SUMCO CORPORATION[JP/JP]; 2-1, Shibaura 1-chome, Minato-ku Tokyo 1058634, JP
発明者: KUBOTA Mami; JP
FUKUHARA Fumiya; JP
MIURA Tomonori; JP
代理人: SUGIMURA Kenji; JP
優先権情報:
2016-21556102.11.2016JP
発明の名称: (EN) DOUBLE SIDE POLISHING METHOD FOR SEMICONDUCTOR WAFER
(FR) PROCÉDÉ DE POLISSAGE DOUBLE FACE POUR TRANCHE DE SEMI-CONDUCTEUR
(JA) 半導体ウェーハの両面研磨方法
要約: front page image
(EN) The present invention provides a double side polishing method for semiconductor wafers, said method making it possible to suppress variance in polishing quality by corresponding to a polishing environmental change that occurred when performing polishing. This double side polishing method for semiconductor wafers includes: a step for previously obtaining a determination function for determining the polishing trend of double side polishing; a first step for starting, under initial polishing conditions, the double side polishing of a semiconductor wafer; a second step for calculating, using device log data in a predetermined period of the first step, the value of the determination function, while performing the double side polishing of the semiconductor wafer under the initial polishing conditions, and setting, on the basis of the value of the determination function, adjusted polishing conditions to the double side polishing device, said adjusted polishing conditions having been obtained by adjusting the initial polishing conditions; and a third step for performing the double side polishing of the semiconductor wafer under the adjusted polishing conditions.
(FR) La présente invention concerne un procédé de polissage double face pour des tranches de semi-conducteur, ledit procédé permettant de supprimer la variance de la qualité de polissage en correspondant à un changement environnemental de polissage qui s'est produit lors de la réalisation d'un polissage. Ce procédé de polissage double face pour des tranches de semi-conducteur comprend : une étape consistant à obtenir au préalable une fonction de détermination pour déterminer la tendance de polissage du polissage double face ; une première étape consistant à démarrer, dans des conditions de polissage initiales, le polissage double face d'une tranche de semi-conducteur ; une seconde étape consistant à calculer, à l'aide de données de journal de dispositif dans une période prédéterminée de la première étape, la valeur de la fonction de détermination, tout en effectuant le polissage double face de la tranche de semi-conducteur dans les conditions de polissage initiales, et à régler, sur la base de la valeur de la fonction de détermination, des conditions de polissage ajustées au dispositif de polissage double face, lesdites conditions de polissage ajustées ayant été obtenues par ajustement des conditions de polissage initiales ; et une troisième étape consistant à effectuer le polissage double face de la tranche de semi-conducteur dans les conditions de polissage ajustées.
(JA) 研磨中の研磨環境変化に対応することにより、研磨品質のばらつきを抑制することのできる半導体ウェーハの両面研磨方法を提供する。 本発明による半導体ウェーハの両面研磨方法は、両面研磨の研磨傾向を判定する判定関数を予め求める工程と、初期研磨条件により、前記半導体ウェーハの両面研磨を開始する第1工程と、前記初期研磨条件により前記半導体ウェーハの両面研磨を行いつつ、前記第1工程の所定期間における装置ログデータを用いて前記判定関数の値を計算し、該判定関数の値に基づき、前記初期研磨条件を調整した調整研磨条件を前記両面研磨装置に設定する第2工程と、前記調整研磨条件により、前記半導体ウェーハの両面研磨を行う第3工程と、を含む。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)