国際・国内特許データベース検索

1. (WO2018070034) 柱状半導体装置の製造方法

Pub. No.:    WO/2018/070034    International Application No.:    PCT/JP2016/080529
Publication Date: Fri Apr 20 01:59:59 CEST 2018 International Filing Date: Sat Oct 15 01:59:59 CEST 2016
IPC: H01L 21/336
H01L 29/78
Applicants: UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
MASUOKA Fujio
舛岡 富士雄
HARADA Nozomu
原田 望
Inventors: MASUOKA Fujio
舛岡 富士雄
HARADA Nozomu
原田 望
Title: 柱状半導体装置の製造方法
Abstract:
i層(1a)上に、SiO2層(221~226)、Si3N4層(321~326)、及びSiO2層(421~426)からなる領域と、Y-Y'方向の両端がSiO2層(421、423、424、426)上にあり、且つ、X-X'方向の両端が矩形状SiO2層(421~426)と一致している、C層(6bc、6bd)及びSiO2層(7bc、7bd)とを形成し、SiO2層(421、423、424、426、7bc、7bd)をマスクにi層をエッチングしてi層(12c、12d)を形成し、C層(6bc、6bd)、SiO2層(7bc、7bd)を除去した後、Si3N4層(321~326)をマスクに等方エッチングにより円形状に形成したSiO2層(221~226)をマスクにして、Si柱台上にSi柱を形成する。